数字式竞赛抢答器设计.pdfVIP

目 录 1 引言1 1.1 设计背景1 1.2 VHDL 简介1 1.3 Q Ⅱ简介3 UARTUS 2 数字抢答器的设计 3 2.1 系统设计要求3 2.2 设计思路4 2.3 数字抢答器系统工作流程图 5 3 数字抢答器的实现 6 3.1 数字抢答器的顶层原理图6 3.2 系统各功能模块的实现7 3.2.1 抢答鉴别模块 qdjb7 3.2.2 记分器模块 JFQ7 3.2.3 计时器模块 JS8 3.2.4 数码管显示模块8 3.2.5 喇叭报警模块beepf9 4 数字抢答系统仿真及分析10 4.1 抢答鉴别模块仿真波形10 4.2 计分模块仿真波形 11 4.3 计时模块仿真波形 11 4.4 管脚锁定12 4.5 显示结果的几种情况13 5 总结14 5.1 设计制作过程中遇到的问题及解决方案 14 5.2 本设计有以下几个可以改进的地方15 参考文献 16 附 录 17 抢答鉴别模块的 VHDL 程序17 记分器模块的 VHDL 程序18 计时器模块的 VHDL 程序20 动态扫描模块的 VHDL 程序21 译码器模块的 VHDL 程序22 蜂鸣器报警模块的 VHDL 程序 23 数字式竞赛抢答器设计 1 引言 1.1 设计背景 人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品 的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势， 而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技 术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米 阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是 EDA 技术。EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能 化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计 工作：IC设计,电子电路设计以及PCB设计。没有EDA技术的支持，想要完成上 述超大规模集成电路的设计制造是不可想象的,但是面对当今飞速发展的电子产 品市场，设计师需要更加实用、快捷的EDA工具，使用统一的集体化设计黄精， 改变传统的设计思路，将精力集中到设计构想、方案比较和寻找优化设计等方面， 需要以最快的速度，开发出性能优良、质量一流的电子产品，对EDA技术提出了 更高的要求。未来的EDA技术将在仿真、时序分析、集成电路自动测试、高速印 刷版设计及开发操作平台的扩展等方面取得新的突破，向着功能强大、简单易学、 使用方便的方向发展。 1.2 VHDL 简介 硬件描述语言已经有几十年的发展历史，并且在系统的仿真、验证和设计、 综合等方面得到成功的应用。目前常用的硬件描述语言有VHDL、Verilog HDL、 ABEL 等[2][3][4]。VHDL 则起源于 20 世纪 70 年代末和 80 年代初，