基于Vitesse交换芯片的千兆以太网二层交换机设计.docVIP

基于Vitesse 交换芯片的千兆以太网二层交换机设计 徐俊，徐塞虹 北京邮电大学计算机科学与技术学院，北京（100876） E-mail ： 摘 要：本文提供一种千兆以太网二层交换机的设计方案。该方案基于Vitesse 交换芯片，针对交换机的硬件设计、软件架构和交换流程等进行介绍和讨论。 关键词：千兆交换机，Combo ，ARM 1. 引言 以太网从10M 开始发展，经历二十多年，已经发展到千兆以太网，它以高效、高速、高性能而著称，广泛应用在金融、商业、教育、政府机关及厂矿企业等各行各业。千兆到桌面已经开始普及，主要用于骨干网的10G 以太网也已经成熟，IEEE 已经开始讨论为10万兆以太网制订标准的可能性。 90 年代中期二层交换机的引入使网络各站点之间可独享带宽，消除了无谓的冲突检测和出错重发，提高了传输效率，并且还提供网络管理能力以及基于网络拓扑结构的交换功能。目前二层交换机因为其具有硬件加强、配置和管理简单、价格便宜、吞吐量相对较大以及吞吐量变化相对较小等特点而被广泛接受和持续部署，通过这种低成本、易于实现的技术来改善网络性能。[1] 本文介绍一种我们开发的可管理千兆以太网二层交换机的设计方案，该交换机主要应用于核心层交换，可连接多个局域网，大大提高网络核心层的交换能力，满足中小企业对带宽和网络管理的需求。 2. 系统介绍 该二层交换机采用SoC （Swith on a Chip）加物理层芯片（PHY ）分离的结构，实现可管理的二层交换功能，其中采用的芯片是Vitesse 公司的VSC7407（交换芯片）、VSC8538或VSC8558（8口千兆PHY ）。交换机有24个10/100/1000—BaseTX自适应端口，也可以设计为光电复用口， 有4个最高速为2.5Gbps 的堆叠口。 交换机采用共享内存的结构，由中心交换引擎检查每一个包并决定其发送的目标端口。在功能设计方面有以下特点： z 支持QoS ，能够基于每个端口设定优先级，也可以针对不同协议制定优先级 （IEEE802.1p ），确保重要业务量不受延迟或丢弃，同时保证网络的高效运行。 z 支持对输入输出流量进行设置。 z 支持虚拟局域网（VLAN ，IEEE802.1Q ），最多支持4096个VLAN ，允许网络管理员对用户进行逻辑分组而无需关心用户与网络的物理连接位置。这一功能的潜在好处是降低搬迁、增加和改变网络节点时的管理负担，以及将网络广播业务流限制在V L A N内，有效地控制广播风暴的产生。 z 支持生成树协议，这使得交换机能够与传统的路由器和其他类型的路由器协同工作并防止网络中循环的出现。 z 支持堆叠功能，能够扩展端口，使其能够更灵活地构建网络。 支持网管SNMP ，并可通过WEB 进行管理，大大简化了网络管理的工作量。可提供 z 端口镜像功能，为网络传输提供了备份通道, 还可以用于进行数据流量监测。 z 同时支持IPv4和IPv6，可以让用户从IPv4平滑过渡到IPv6，节约用户成本。 [2] 3. 系统硬件设计 系统硬件主要分为交换模块和PHY 模块，如图1所示。 图1 硬件设计框图 3.1 交换模块和CPU 模块 系统核心芯片是Vitesse 的VSC7407。该芯片引入了SoC （System on Chip）的设计概念，集成了以太网交换模块和CPU （ARM926EJ-S ）。交换模块和CPU 在芯片内部连接，这样可以大大简化外围电路，降低功耗。CPU 的作用是配置交换模块，处理用户的交互信息；交换模块则根据配置处理以太网数据报。交换模块还集成了ＭＡＣ模块，作为交换模块与ＰＨＹ芯片的接口。[2] CPU 外围电路包括存储模块、上电复位电路和URAT 接口等。其中存储模块包括DDR 和FLASH ：DDR 提供CPU 高速运行的存储空间，FLASH 用于在断电的情况下对程序和配置信息进行保存。由于FLASH 有启动块，可以存储初始化程序，使CPU 上电时直接读取，这样就无须再接EEPROM ，简化了电路。另两个部分上电复位电路在上电后复位芯片，URAT 接口提供配置系统的接口。 3.2 PHY模块 PHY 模块原则上可以根据需求选择不同的PHY 芯片，我们使用的是VSC8558（也可以用 VSC8538）。芯片上包括与ＭＡＣ的接口模块、物理编码子层（PCS Physical Coding Sub- layer ）、物理接入子层（PMA Physical Medium Attachment）、介质有关子层（MDI, Medium Dependent Interface）。其中VSC8558共有8个接口，并提供Combo 功能，即光电复用：一个口既可以接光口，也可以接电口。每个口可以接电口RJ45 with Maganetic，接CAT