数字电子技术基础 第六章.ppt

例 6.4.5 P 329 设计一个能自启动的3位环形计数器。要求它的有效循环状态为100—101—001—100。 图6.4.25 例6.4.5电路的状态转换图和次态卡诺图 （a）状态转换图 （b）次态卡诺图 图6.4.26 例6.4.5电路的状态转换图 图6.4.27 由式（6.4.18）得到的次态卡诺图 图6.4.28 例6.4.5电路的修改后的卡诺图 图6.4.29 例6.4.5的逻辑图 6.4.3 异步时序逻辑电路的设计方法 除了需要完成设计同步时序电路所应做的各项工作以外，还要为每个触发器选定合适的时钟信号。 例 6.4.6 试设计一个8421编码的异步十进制减法计数器，并要求所设计的电路能自启动。 图6.4.30 例6.4.6电路的状态转换图 图6.4.31 例6.4.6电路的时序图 图5.4.32 异步十进制减法计数器次态（ ）的卡诺图 图6.4.33 图6.4.32卡诺图的分解 图6.4.34 例6.4.6电路输出的卡诺图 图6.4.35 异步十进制减法计数器的逻辑图 图6.4.36 图6.4.35电路的状态转换图 6.4.4 复杂时序逻辑电路的设计 通常采用层次化结构设计方法，或者称为模块化设计方法。 １、自顶