硬件电子琴电路模块的方案设计.pptVIP

通过在NoteTabs.v文件中例化ROM文件，实现按照4HZ频率循环读取ROM的音乐节拍、频率信号。 编写顶层文件songer.v ，将NoteTabs.v ToneTaba.v、 Speakera.v、 div_50_12M.v和 div_50_4HZ.v组合为一个系统，完成综合。 由于Speakera.v、 div_50_4HZ.v模块的仿真时间过长，所以顶层模块不需要仿真。 引脚锁定 NET clk_50M LOC = C9 ; NET Code10 LOC = F12 ; NET Code11 LOC = E12 ; NET Code12 LOC = E11 ; NET Code13 LOC = F11 ; NET High1 LOC = E9 ; NET reset LOC = D18|pulldown ; NET Spkout LOC = D7 ; 用发光管LD3~LD0显示Code[3]~Code[0]表示琴音简谱码，发光管LD5显示高8度，Spkout接J4的D7端口）。 当程序下载到Spantan3E板上去后,通过外接扬声器可以听到乐曲。 思考题 1、电路上应该满足哪些条件，才能用数字器件直接输出的方波驱动扬声器发声？ 2、如果演奏其他乐曲，程序应做哪些方面的改动？ 实验报告 用仿真波形和电路原理图，详细叙述硬件电子琴的工作原理及其3个Verilog HDL文件中相关语句的功能，叙述硬件实验情况，说明硬件乐曲演奏电路的设计和实验方案。 实验四 硬件电子琴电路模块设计 基础知识 一、节拍 1、在音乐中，时间被分成均等的基本单位，每个单位叫做一个“拍子”或 称一拍。 2、拍子的时值是以音符的时值来表示的，一拍的时值可以是四分音符（即以四分音符为一拍），也可以是二分音符（以二分音符为一拍）或八分音符（以八分音符为一拍）。例2/4,3/4等 3、拍子的时值是一个相对的时间概念 比如当乐 曲的规定速度为每分钟 60 拍时，每拍占用的时间是一秒，半拍是二分之一 秒；当规定速度为每分钟 120 拍时，每拍的时间是半秒，半拍就是四分之一 秒。 在本次实验中，最小的节拍是1/4拍，规定速度是每拍1秒。可以得到，在我们把音符按照以1/4拍为单位存放到ROM里，而后以4HZ频率读取，则可以实现乐曲的节拍。 基础知识 二、音符与频率 乐曲中不同的音符实质上表示的是不同频率的声音。 ?只要产生不同频率的脉冲，再通过喇叭等播放出来即可。又由于方波容易用定时器产生，故使用方波脉冲。 基础知识 要产生音频脉冲： 1、算出某一音频的脉冲的周期（1/频率） 2、然后将此周期除以2，即为半周期的时间。 3、利用定时器，计时这个半周期的时间，每当计时到后，就将输出脉冲的I/O反相。 4、重复计时此半周期的时间再对I/O反相，就可以在I/O脚上得到此频率的脉冲。 例如，频率为523Hz， 其周期为1/523?S=1912uS， 因此只要令计数器计时956，在每计数956次时就将I/O反接，就可得到中音DO（532Hz）。 其计数值N可以根据以下公式得到： 2N=Tr/Ti=Fi/Fr?? （Fi为内部时钟频率，Fr为对应音符频率） （Ti为内部时钟周期，Tr为对应音符周期） 音符与频率对应表 可以得到：如果以1MHZ为内部时钟频率，要发出低7SI音（494HZ），我们需要计数2024个1MHZ时钟周期，其中，当计数到2024/2=1012个时钟时，将脉冲翻转一次。 结合前述的节拍，如果要发出低7SI音1拍，则只要持续494HZ方波1秒钟即可，如果按1/4拍单位存放到ROM里，ROM的读出时钟是4HZ，那低7SI音应该装载几个存储单元？ 本实验用FPGA实现乐曲的播放原理 分四步 1、将待播放的音乐音符存入ROM 2、以4HZ频率读取ROM 3、根据1MHZ的内部时钟要求，将读出的音符换算成应计数的数值 4、以1MHZ为内部时钟，实现符合要求的方波信号。 硬件电子琴电路设计方案 模块Speaker 模块Speakera中的主要电路是一个数控分频器，它由一个初值可预置的加法计数器构成，当模块Speakera由端口Tone获得一个2进制数后，将以此值为计数器的预置数，对端口Clk12MHZ输入的频率进行分频，之后由Spkout向扬声器输出发声。 模块TONE 模块Tone是音阶发生器，当8位发声控制输入Index中某一位为高电平时，则对应某一音阶的数值将从端口Tone输出，作为获得该音阶的分频预置值；同时由Code输出对应该音阶简谱的显示数码，如‘5’，并由High输出指示音阶高8度显示。 增加乐曲自动演奏电路 在原设计的基础上，增