《计算机维修技术 》计算机中的主要电子元件.ppt

2.4.3 集成电路生产工艺 1．掩模版图生成 一个异或门版图设计 一个异或门电路设计 2.4.3 集成电路生产工艺 一般晶圆上的每层电路需要4个掩模图 2.4.3 集成电路生产工艺 掩膜光刻工艺 2.4.4 集成电路封装形式 1. DIP封装（双列直插式） 2.4.4 集成电路封装形式 2. TSOP封装（薄型小尺寸封装） 2.4.4 集成电路封装形式 3．FBGA封装（反转球形栅格封装） DDR3内存采用FBGA封装形式 2.4.4 集成电路封装形式 FBGA封装 课程作业与讨论 讨论： （1）有可能制造出柔性电路板吗 ？ （2）电路板中电子元件越多越好？ （3）集成电路芯片最大的缺点是什么？ （4）时钟32.768kHz =215=[1000 0000 0000 0000]2 。。。。。。。 【本章结束】 * 教学讨论： （1） （2） （3） * 教学讨论： （1） （2） （3） * 教学讨论： （1） （2） （3） * 教学讨论： （1） （2） （3） * 教学讨论： （1） （2） （3） 【补充】PCB元件布局原则 易受干扰的元器件不能相互靠得太近。 输入/输出元件应尽量远离。 去耦电容位置尽可能靠近IC的电源口。 电容尽可能远离发热区域。 【补充】PCB电磁兼容设计 电磁兼容（EMC） 指设备在电磁环境中正常工作，且不对该环境中的任何事物构成不能承受的电磁干扰的能力。 3W规则 当传输线间距大于3倍线宽时，可保证70%的电场不互相干扰。 如要达到98%的电场不互相干扰，可使用10W间距。 消除地线干扰 利用隔离变压器切断地环路电流。 利用光隔离器切断地环路。 利用共模扼流圈。 数字电路可用地线组成一个回路。 【补充】PCB电磁兼容设计 微带线之间的3W布线原则 带状线 微带线 微带线 2.4 集成电路制造工艺 2.4.1 CMOS电路工作原理 1．MOS晶体管结构 接口端： 栅极（Gate）、源极（Source）、漏极（Drain）。 源级S 漏级D 栅级G 源级S 漏级D 栅级G 导电沟道 隔离层 导线 隔离层 2.4.1 CMOS电路工作原理 N沟道增强型MOS晶体管 P N N G S D G S D 金属导线 SiO2隔离层 N区 导电沟道 P型基底 2.4.1 CMOS电路工作原理 栅极 栅极采用多晶硅材料； 栅极控制漏极与源极之间的电子的流动。 隔离层 采用二氧化硅（SiO2）作为绝缘材料； 保证栅极与基底之间的绝缘，阻止栅极电流产生。 源极和漏极 采用N型高浓度掺杂半导体材料； 形成自由载流子（电子和空穴）。 基底 采用P型硅作基底材料； 保证N区与硅基底之间的绝缘。 2.4.1 CMOS电路工作原理 工作原理 MOS晶体管本质上是一个电压控制的电阻器。 MOS晶体管的开关状态，由栅极电压VGS控制。 施加在栅极与沟道之间的电压（栅-源电压）决定着沟道内自由载流子（电子和空穴）的浓度，从而控制源-漏电流。 漏-源电压控制电流的流向。 MOS晶体管的源极与漏极完全对称，只有根据电流的流向才能确认源极与漏极。 2.4.1 CMOS电路工作原理 2．MOS晶体管的导通状态 在栅极施加正电压VGS； 硅基底会感应出等量的负电荷； 继续增加栅极电压VGS，就会形成导电沟道； 电子积累到一定水平时，会形成运动的电荷； 源极区的电子会通过导电沟道，到达漏极区； 这时会形成由源极流向漏极的电流； 这时MOS晶体管处于导通状态； 可以设定晶体管导通状态为逻辑“1”。 2.4.1 CMOS电路工作原理 3．MOS晶体管的截止状态 当控制端栅极没有触发电压时，电流无法从源极流向漏极； 晶体管处于“关闭”状态； 可以设定晶体管关闭状态为逻辑“0”。 2.4.1 CMOS电路工作原理 4. CMOS电路结构 CMOS电路由PMOS晶体管和NMOS晶体管互补配对组成。 任何时候都只有一个MOS晶体管导通，另一个必然关闭。 CMOS反相器原理 CMOS反相器结构 2.4.1 CMOS电路工作原理 理论上CMOS电路的静态功耗为0，但是受材料和制造工艺的限制，CMOS电路的实际功耗不能忽略不计。 在CMOS电路中，NAND（与非门）、NOR（或非门）是最基本的逻辑电路，其他逻辑电路都可以通过它们之间的相互组合进行设计。 在集成电路中，一般般尽量采用“或非门”构造PMOS和NMOS电路。 2.4.1 CMOS电路工作原理 【补充】“或非门”构造的PMOS和NMOS电路 PMOS管 NMOS管 2.4.2 集成电路制程线宽 1. MOS晶体管沟道长度 沟道长度（物理栅长）是电流从源极（S）流到漏极（D）经过的距离。 垂直于沟道长度的源漏区称为沟道宽度