cadence的原理图库设计.pptxVIP

CADENCE 原理图建库简介刘忠亮111499LibraryCADENCE 原理图库结构 lcxLcx.cat filecell lcxsym_1symbol.css fileentityverilog.v filechipschips.prt filepart_tablepart.ptf filevlog_modeverilog.v fileCADENCE 原理图库结构cell lcxsym_1symbol.css file符号图形文件entityverilog.v file包含端口列表chipschips.prt file器件特征及物理封装等信息part_tablepart.ptf file器件附加属性文件vlog_modeverilog.v file功 能 上 的 仿 真 模 型文件 从上面的结构可以看出“cadence”的原理图库是由数据文件构成。这样，作库人也可以直接从库文件目录中选取某个文件进行拷贝和修改。当然，首先要对文件结构和内容十分熟悉。用这种方法建的原理图库经常会出一些错误。 所以还是按照CADENCE的建库步骤，使用 “Part Developer” 建库工具来建原理图库。Part Developer 界面 前三项是最常用的三项 根据目前设计状况另外两项作库时可以暂时不考虑chipssym_1part_tableentityvlog_mode 对于初学者来说，创建原理图库不但要了解库文件及对应的结构关系，还要熟悉创建流程和熟练使用库编辑器（Part Developer）为自己服务。 下面以一个简单器件的创建过程来演示一下一个元件库的创建流程。同时，介绍一下“Part Developer”的基本使用。 启 动PROJECT MANAGER， 建 立 一 个 新 工 程（PROJECT）（或者直接从开始选择library explorer启动。） 在工程（project）的主界面选择 Tools/Library Tools/Part Developer GO ON选择Create New 在Library 选项中,选择将来要存放新建器件的库. 这里,我建议大家最初建库时,最好把自己所建的器件放到自己的库内.这样,既方便本人查找\修改,也不会导致各个公用库内器件的混乱. 在“part name” 和 “physical part” 选项填入名称。 例如：“74LVT574” 注意选择要创建器件的类型为了仿真 在Logical Pin”对话框弹出同时也会出现一个表单。设计者在输入“pin” 之前，要根据供应商提供元件的“datasheet”中“pin name”的形式进行“Edit”选项的设置 那么在这里：Bit:是基于位的形式Slot:是基于槽的形式Group:是基于组的形式。基于哪种形式要根据“Datasheet”的形式来决定。如要输入矢量，请选择：BN-B;BN;BN-B。如要输入标量，请选择：BN-S;BN;BN-S 在Logical Pin对话框中输入pin name之前。一定要在 “pin”选项种选择正确的类型。（按所选用元件的说明） GO ON 在Logical Pin对话框中逐个输入pin name。 注意：这里类似总线形式或有一定规律的pin，可以一次输入，譬如：A1-A16；1D-8D等等。 GO ON 注意“Logical Pin” 的分支要保证正确，即位于哪一个符号下，否则到后来出问题查找比较麻烦接下来定义一个器件封装（package）：右键点击“packages”，选择“new”，在“Specify Pack Type “选项中封装类型，如“DIP”。在Reference Designator选择中选择一种元件类型。如 “D”。(设计者应严格按照原理图设计规范中规定的各种元件对应的文字符号来添入此选项）在下面属性中加入一条：body_name，值和上面的physical part相同（为了原理图反标的正确性）然后点击 “Specify Footprint”在“JEDEC_TYPE”选项中输入对应ＰＣＢ的物理封装。如：“DIP20”这里也可不填，在下面part_table中填。GO ON 然后点击“Physical Pin Mapping”然后选择Add Manually，点击Pin Numbers，在“Numeric”选项中输入“1-20”。 APPLY这里如果在上页中加入了jedec_type的封装名则extract from footprint直接取出管脚。 这里，提醒一下，在“Numeric”选项中，只能输入数字。如果要输入类似“A1、B2之类的管脚号，应选择“Grid”选项。另外，一段时间以来，不少硬件设计人员在输入管脚号时，总是觉得是一件头痛的事情。因为他们