《VHDL硬件描述语言(入门简述)》.pptVIP

第三章 硬件描述语言基础 章节目录 3.1 硬件描述语言概述 3.2 VHDL语言程序结构 3.3 VHDL语法基础 3.4 VHDL常用语句 3.5 组合电路的VHDL描述 3.6 时序电路的VHDL描述 调换 3.1 硬件描述语言概述 可编程逻辑器件、电子设计自动化（EDA）与硬件描述语言 可编程逻辑器件是一种功能可变的集成器件 可通过编程的方法设计其完成不同的逻辑功能 设计需借助软件工具，即采用电子设计自动化的方式 设计形式有原理图和硬件描述语言两种 硬件描述语言是用来描述数字电路系统的一种语言 3.1 硬件描述语言概述 目前常用的硬件描述语言有两种 VHDL Verilog HDL Very High Speed Integrated Circuit Hardware Description Language 超高速集成电路硬件描述语言 Verilog Hardware Description Language Verilog硬件描述语言 VHDL语言发展较早，从使用者数量来看，目前两种语言平分秋色，VHDL语言更严谨、更适合设计大型数字系统。两种语言相似的地方很多，学会一种可自学另一种。 3.1 硬件描述语言概述 VHDL语言的IEEE标准 VHDL IEEE 1076-1987 VHDL IEEE 1076-1993 早在1980年，因为美国军事工业需要描述电子系统的方法，美国国防部开始进行VHDL的开发 1987年，由IEEE(Institute of Electrical and Electronics Engineers，电气和电子工程师协会 )将VHDL制定为标准，称为IEEE1076-1987 1993年制定了第二个IEEE标准版本，称为IEEE1076-1993，增加了一些新的命令和属性 章节目录 3.1 硬件描述语言概述 3.2 VHDL语言程序结构 3.3 VHDL语法基础 3.4 VHDL常用语句 3.5 组合电路的VHDL描述 3.6 时序电路的VHDL描述 五个基本组成部分 库（Library） 程序包（Package） 实体说明（Entity Declaration） 结构体（Archiecture） 配置（Configuration） 主要部分 注意： 程序扩展名为.vhd 【例3-1】2选1数据选择器的VHDL语言描述 功能：2选1数据选择器 Sel=0时，f=d0； Sel=1时，f=d1； -- 2 to 1 mux VHDL LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux IS PORT (d0,d1,sel: IN STD_LOGIC; f: OUT STD_LOGIC); END mux; 库 程序包 实体说明 VHDL语言程序 注释 ARCHITECTURE structure OF mux IS SIGNAL temp: STD_LOGIC; --内部信号 BEGIN p0:PROCESS(d0,d1,sel) --进程 VARIABLE temp1,temp2,temp3: STD_LOGIC; BEGIN --进程内的局部变量 temp1:=d0 AND(NOT sel);--变量间的逻辑关系 temp2:=d1 AND sel; temp3:=temp1 OR temp2; temp=temp3; f=temp; END PROCESS p0; --进程结束 END structure; --结构体结束 结构体 EDA工具软件QuartusII综合出来的电路 程序中的信号temp被优化掉了 1行是注释，用 “--”引头 2~3行是库说明部分，打开库及库中的程序包 4~7行是实体说明部分，描述电路的端口信号 8~最后是结构体部分，描述电路的逻辑功能 VHDL语言不区分大小写，为阅读方便，关键字用大写，用户自定义部分用小写。 说明 本节三方面内容 3.2.1 实体说明 3.2.2 结构体 3.2.3 程序包、库及配置 3.2.1 实体说明 【格式】 ENTITY 实体名 IS [GENERIC (类属常数说明);] [PORT (端口说明);] [实体语句部分;] END [ENTITY] 实体名; 主要部分 表示必选项，[ ]表示可选项 【主要功能】说明电路的名字、输入输出信号。 【例】4位串行进位加法器的实体说明。 ENTITY adder_ripple IS GENERIC (m: TIME :=5