数字逻辑第8章(2014).pptVIP

在Verilog-HDL中，属于内置门实例语句的有： and（与）,nand（与非）,or（或）,nor（或 非）,xor（异或）,xnor（同或）,buf（缓冲 器） 方法二称为数据流描述方式或数据流级建模, 在这里用assign来描述电路的逻辑功能，这里 用了位运算符“”。位运算符的种类和功能有： :AND； ︳: OR; ~ NOT; ? : XOR; ~? : XNOR 位运算的优先顺序如下： ~ ， ， ? ， ~ ? ，︳ Verilog-HDL语法总结 (1)注释要用“/*”与“*/”，或在注释前用“//” (2)标识符（如实例中的模块名）可用英文及 下划线，标识符的开始不可用数字，大小写 文字有区别。 (3)Module与endmodul相呼应，成对出现。 (4)Input定义输入信号变量 (5)output定义输出信号变量 (6)在门级描述中，调用Verilog-HDL具有的 内置门实例语句，描述顺序为“（输出，输入1 输入2········）；”的形式。 (7)在数据流描述方式中，以保留字assign和 位运算符来描述逻辑表达式。 (8)最后写入endmodule,注意行末没有“；”。 1、或门逻辑电路的描述 B ≥1 F 模块OR_G2 A 8.5.2 基本逻辑门电路的Verilog HDL /* OR_G2 */ module OR_G2 (A,B,F); input A,B; output F; or(F,A,B); endmodule /* OR_G2 */ module OR_G2 (A,B,F); input A,B; output F; assign F=A|B； endmodule （6）位运算符（~、|、^、、^~）； （7）移位运算符（、）； （8）拼接运算符（{}）； （9）其他。 操作符按操作数个数分为3种： （1）单目运算符（unary operaor）； （2）二目运算符（binary operaor）； （3）三目运算符（terary operaor）; 如下例： clock = ~clock；// ~单目取反运算符 c = a | b //|是二目运算符 r = s ? t : u //? : 是三目运算符。 8.3.1 基本的算术运算符 在Verilog HDL语言中，算术运算符又称为二进制运算符，共有： （1）+（加法运算符，或正值运算符）； （2）-（减法运算符，或负值运算符）； （3）X（乘法运算符）； （4）/（除法运算符）； （5）%（模运算符，或称求余运算符）。 8.3.2 位运算符 在硬件电路中信号有4种状态值——1，0，X，Z。Verilog HDL提供了以下5种位运算符： （1）~ ——取反； （2） ——按位与； （3）| ——按位或； （4）^ ——按位异或； （5）^ ~ ——按位同或（异或非）。 两个长度不同的数据进行位运算时，系统会自动地将两者按右端对齐，位数少的操作数会在相应的高位用0填满，以使两个操作数按位进行操作。 8.3.3 逻辑运算符 在Verilog HDL语言中存在3种逻辑运算符： （1） ——逻辑与； （2）|| ——逻辑或； （3）! ——逻辑非； “ ”和“||”的优先级低于关系运算符，“!”高于算术运算符。 8.3.4 关系运算符 （1） ——小于； （2） ——大于； （3）= ——小于或等于； （4）= ——大于或等于。 在进行关系运算时，如果声明的关系是假的（false），则返回值是0；如果声明的关系运算是真的（true），则返回值是1；如果某个操作数的值不定，则关系是模糊的，返回值是不定值。 所有的关系运算符有着相同的优先级别。关系运算符的优先级低于算术运算符优先级。 8.3.5 等式运算符 在Verilog HDL语言中存在4种算术运算符： （1）== ——等于； （2）！= ——不等于； （3）=== ——等于； （4）！== ——不等于。 “==”和“！=”又称为逻辑等式运算符，其结果由两个操作数的值决定。由于操作数中某些位可能是不定值X和高阻值Z，结果可能为不定值X。 “===”和“！==”运算符则不同，它在对操作数进行比较时对某些位的不定值X和高阻值Z也进行比较，两个操作数必须完全一致，其结果才是1，否则为0。 例： if(A == 1’bx) $display(“AisX”)；//当A等于X时，这个语句不执行。 if(A === 1’bx) $display(“AisX”)； //当A等于X时，这个语句执行。 8.3.6 移位运算符 （