数字电子技术小结 (2).pptVIP

本章小结 组合电路在逻辑功能方面的特点是在任一时刻的输出状态仅取决于该时刻的输入，而与电路过去的状态无关。因此决定了它的电路结构特点为由逻辑门构成但不含记忆功能的存储器件；输出与输入间无反馈，信号由输入端向输出端单方向传输。 常见的几种组合逻辑电路 数据选择器 全加器 编码器 译码器 数值比较器 全加器具有完成当前位加数、被加数和相邻低位的进位的加法运算的逻辑功能。 编码器具有将一组具有特定含义的输入信号分别编成一组二进制代码的逻辑功能。 译码器具有将一组二进制代码翻译成与其对应的某特定输出信号的逻辑功能。 数值比较器具有判断两个输入的二进制数据大小关系的逻辑功能。 数据选择器具有根据输入的地址码从多个输入端选择一路数据信号输出的逻辑功能。 1 2 4 根据真值表判断电路的逻辑功能。 3 根据最简逻辑函数式列出真值表。 根据给定逻辑电路图依次写出各级电路输入端至输出端的逻辑表达式，最后得到整个电路的输入与输出逻辑关系表达式。 利用公式法或卡诺图法对上述得到的逻辑关系式化简。 组合逻辑电路的分析方法如下： 采用逻辑门电路设计组合逻辑电路方法如下： 4 1 2 3 分析电路要求达到的逻辑功能。 列出真值表或写出逻辑函数表达式并化简。 根据所用的门器件类型对逻辑函数式进行适当变换如变换成与非、或非等形式。 画出逻辑电路图。 采用中规模集成电路设计组合逻辑电路方法如下： 1 2 3 4 根据输入输出数据的宽度选择合适型号的数据选择器或二进制译码器。 根据选用的器件类型写出适当形式的逻辑表达式 。 用公式法或图形法通过对照比较确定选择器或译码器各个输入变量的表达式。 根据表达式画出连线图。 注意：当所选用的中规模集成电路器件的逻辑函数式为所要求产生的逻辑函数式一部分时，可用扩展的方法将几片联用或少量的逻辑门扩展功能。 当逻辑函数的输入变量多于地址输入端时，用译码器实现逻辑函数可将多余输入变量加至使能端；用数据选择器实现逻辑函数时，则应将多余输入变量反映到数据输入端。 另外，对于多输入、多输出组合电路设计时，选用译码器更适合，而多输入、单输出的组合电路设计时选用数据选择器更适合一些。