数字电子技术5.5.pptVIP

5.5 加法器 5.5.1 一位加法器 一、半加器 半加器:只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的进位看成0）。 半加器电路 半加器真值表 　　 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 由真值表得到逻辑表达式为 画出逻辑图 逻辑符号 半加器是由一个异或门和一个与门组成的。 二、全加器 下面给出了用基本门电路实现全加器的设计过程。 (1) 列出真值表 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 (2) 画出 的卡诺图 (3)由卡诺图写出逻辑表达式为 如用代数法，其逻辑表达式为 即 （4）画出逻辑图 逻辑符号 5.5.2 多位加法器 一、串行进位加法器 串行进位方式是将低位全加器的进位输出端CO 接到高位全加器的进位输入端CI，就构成了串行进位的多位加法器了。 二、超前进位加法器 由于串行进位加法器的进位信号是逐级传输，其速度受到进位信号的限制，可采用超前进位方式来解决这个问题。 全加器的逻辑表达式为 定义两个中间变量 和 ： 第一种情况:当 时， ，由 ，得 ，称 为产生变量，即产生进位。 第二种情况: 当,且 时，得 ,产生进位。 全加器进位端 的逻辑表达式用 、 表示为： 对于一个四位超前进位全加器，由上式可得各位进位信号的逻辑表达式为： 四位二进制的加数； 四位二进制的被加数； 四位二进制和数的输出端； 最低位进位信号输入端； 第四位进位信号输出端； 5.5.3 加法器的应用 例1 试用超前进位加法器 设计一个代码转换电路，将余3码转换为十进制代码的 码。 解：以余3码为输入，8241BCD码为输出，可列出真值表 Y4 Y3 Y2 Y1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 1 0 1 1 1 0 1 0 0 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 0 1 0 0 1