数字逻辑第2章(2014).pptVIP

A F  2 1 tpd= (tPHL+ tPLH) tPHL tPLH A F 8、平均延迟时间tpd A    B C A A B C tpd 0 tpd 1 tpd 0 tpd 0 1 tpd 0 tpd 工程上平均延迟时间的测试方法: tpd 1 tpd 1 0 T T = 6tpd tpd= T/6 9、输入端噪声容限 （2）UOL：典型值0.3V。产品规定最大值为UOLMAX= 0.4V。 即不允许超过的噪声界线称为噪声容限。电路的 噪声容限越大，其抗干扰的能力越强。与噪声容限 有关的参数如下： （1）UOH ：典型值3.6V。产品规定最小值为UOHmin= 2.4V。 (3) UIH：典型值3.6V。产品规定最小值为UIHmin=2V (常称为开门电平)并记为UON ，它是保证门导通时( T5饱和导通）允许的输入最小值。 UON 越小，在输 入高电平时的抗干扰力越强。 (4) UIL：典型值0.3V。产品规定最大值为UILMAX= 0.8V。(常称为关门电平)并记为UOFF ，它是保证门 处于截止状态时（T5截止）允许的输入最大值。UOFF 越大，在输入低电平时的抗干扰力越强。 1 1 UOHmin 2.4V UIHmin (UON) 2V G1 G2 门G2输入为高电平时的噪声容限: UNH= UOHmin – UIHmin=2.4V-2V=0.4V 门G2输入为低电平时的噪声容限: UNL= UILMAX – UOLMAX=0.8V-0.4V=0.4V 1 1 UOLMAX 0.4V UILMAX (UOFF) 0.8V G1 G2 “1” 3.3 其它类型的TTL门 3.3.1 按系列分 低功耗肖特基(tpd=9nS) T4000 74LS××× 肖特基(tpd =3nS) T3000 74S××× 高速(tpd =6nS) T2000 74H××× 典型 (tpd =10nS) T1000 74××× 国标 国际标准 3.3.2 按逻辑功能分 与门 或门 与非门 或非门 与或非门 非门 异或门 3.3.3 按输出电路形式分 1、推拉输出(图腾柱输出) 2、集电极开路输出(OC) 3、三态输出(TS) VCC VCC 130 130 38mA T4 T4 T5 T5 Ω Ω 先来看看推拉输出结构的输出等效电路: F1 F2 电流会烧坏逻辑门. 出端都不能短接在一起做“线与”连接,因为38mA的 由推拉输出等效电路可知,任何两个逻辑门的输 F F1 F2 F R1 R2 R3 A B T1 T2 T5 VCC F 4K 1.6K 1K RL 下面讨论OC门: T5 F1 F2 F T5 RL VCC VCC A   F F1 F2 B D C RL 上拉电阻的选择： VCC “0” n IL m RL ICBO ICBO ICBO IiH IiH IiH “0” “0” IL=mICBO+nIiH VOH=VCC-ILRL =VCC-(mICBO+nIiH)RL 先讨论RLmax 由上式可见，RL越大 则VOH越低，若规定VOH 的下限值为2.8V则 ICBO约为250μA VCC n IL m RL IOL IiL IiL IiL “0” “0” 再讨论RLmin 显然，RL越小，IOL 越大，输出电平也越 高，故RL不能选得太 小。 “1” “1” OC门的特点: (1) 必须外接上拉电阻RL。 (2) 多个OC门的输出可以连接在一起“线与”。 (3) “线与”后的输出为各逻辑门输出值相“与”。 (4) OC门可实现电平转换。 下面介绍TS门 R1 R2 R4 R3 A B D3 T1 T2 T4 T5 F 4K 1.6K 1K 130 VCC EN P M H G 1 1 (工作态)。 所至，即H门的输出管T5截止，故M点仍为5V，故 EN=“1”使P点为“1”，由于P点的1是H门输出为“1” R1 R2 R4 R3 A B D3 T1 T2 T4 T5 F 4K 1.6K 1K 130 VCC EN P M H G 1 1 EN=“0”时，M点为0.9V，Vb5=0V，故T4、T5均截 止。输出为高阻态(三态)。 R1 R2 R4 R3 A B D3 T1 T2 T4 T5 F 4K 1.6K 1K 130 VCC EN