硬连线控制器设计说明.docVIP

. .. .. . .下载可编辑. 模型机硬连线控制器设计 实验目的 融会贯通计算机组成原理与体系结构课程各章教学内容，通过知识的综合运用，加深对CPU个模块工作原理及相互联系的认识； 掌握硬连线控制器的设计方法； 培养科学研究能力，取得设计和调试的实践经验。 实验设备 TEC-8实验系统 1台 Pentium 3 以上的PC 1台 双踪示波器 1台 直流万用表 1块 逻辑测试笔（在TEC-8实验台上） 1支 设计与调试任务 （1）设计一个硬连线控制器，和TEC-8模型计算机的数据通路结合在一起，构成一个完整的CPU，对该CPU要求： 能顾完成控制台操作，包括启动程序运行、读存储器、写存储器、读寄存器、写寄存器。 能够执行表3.1中的指令，完成规定的指令功能。 表3.1中，XX代表任意值，Rs代表源寄存器号，Rs代表目的寄存器号。在条件转移指令中，@代表当前PC的值，offset是一个四位的有符号数，第三位是符号位，0代表正数，1代表负数。注意：@不是当前指令的PC值，而是当前指令的PC值加1。 表 STYLEREF 1 \s 3. SEQ 表格 \* ARABIC \s 1 1新设计CPU的指令系统 名 称 助 记 符 功 能 指 令 格 式 IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0 加法 ADD Rd, Rs Rd ← Rd + Rs 0001 Rd Rs 减法 SUB Rd, Rs Rd ← Rd - Rs 0010 Rd Rs 逻辑与 AND Rd, Rs Rd ← Rd and Rs 0011 Rd Rs 加1 INC Rd Rd ← Rd + 1 0100 Rd XX 取数 LD Rd, [Rs] Rd ← [Rs] 0101 Rd Rs 存数 ST Rs, [Rd] Rs → [Rd] 0110 Rd Rs C条件转移 JC offset 若C=1，则PC ← @ + offset 0111 offset Z条件转移 JZ offset 若Z=1，则PC ← @ + offset 1000 offset 无条件转移 JMP Rd PC ← Rd 1001 Rd XX 输出 OUT Rs DBUS ← Rs 1010 XX Rs 停机 STP 暂停运行 1110 XX XX 在Quartus||下对硬连线控制器进行编程的编译。 将编译后的硬连线控制器下载到TEC-8实验台的可编程器件EPM7128S中去，使得EPM7128S成为一个硬连线控制器。 根据指令系统，编写检测硬连线控制器正确性的测试程序，并用测试程序对硬连线控制器在单微指令方式下进行调试，直到成功。 （2）在调试成功的基础上，整理出设计文件。 1.硬连线控制器逻辑模块图； 2.硬连线控制器指令周期流程图； 3.硬连线控制器的硬件描述语言源程序； 4.测试程序； 5.设计说明书； 6.调试总结。 四、硬连线控制器逻辑模块图 本实验要求设计硬连线控制器，而仍然利用实验台的数据通路和其他模块。因此我们只需对硬连线控制器部分进行编程就行了。TEC-8模型计算机电路框图如下图1。 图1 TEC-8模型计算机电路框图 从电路框图中可知，硬连线控制器与微程序控制器不同，其产生的控制信号除了受译码器输出信号SWC~SWA、IR7~IR4，节拍电位信号T1~T3，状态条件信号Z、C，以及CLR#的控制外，还受时序发生器产生的节拍脉冲信号W3~W1的控制。 硬连线控制器的逻辑模块图为： 图2 硬连线控制器的逻辑模块图 五、硬连线控制器指令周期流程图 与微程序控制器不同，硬连线控制器以节拍电位W3~W1为时间单位。其指令周期流程图为： 图3硬连线控制器参考流程图 一个执行框代表一个节拍电位时间，TEC-8实验系统中采用了可变节拍数来执行一条机器指令。从上图中可知，大部分指令只需要两个节拍电位W1和W2，少数指令还需要W3。因此当需要W3时在W2时产生一个信号LONG。时序信号发生器收到信号LONG后产生W3。有的操作如写寄存器需要四个节拍电位，将该操作化成两条机器指令的节拍，通过信号ST0联系在一起。还可以只产生W1，通过SHORT信号实现。 根据硬连线流程图还可以得到组合逻辑译码表，如下表2： 表2 组合逻辑译码表 IR ADD SUB AND INC LD ST JMP OUT STP JC JZ LIR W1 W1 W1 W1 W1 W1 W1 W1 W1 W1