华北电力大学数字电子钟设计EDA电子电工实习报告.docxVIP

华北电力?大学 实?验?报?告 实验名称 数字电子钟设计 课程名称 电工电子实习 专业班级： 学生姓名： 学 号： 成 绩： 指导教师： 实验日期： 第?0?页?共?7?页 第?1?页?共?7?页 一、?实验目的： 1、掌握多位计数器相连的设计方法。 2、掌握十进制、六十进制和二十四进制计数器的设计方法。 3、巩固数码管的驱动原理及编程方法。 二、?实验要求： 基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。 扩展要求：具有调整时间的功能以及整点报时功能。 采用可编程逻辑器件进行设计，在微机上进行原理图或程序的输入、编译和软件仿 真，满足设计要求后，再进行下载和硬件实验。如硬件实验结果不满足要求，需要反复 修改设计，直到满足要求。 三、?实验原理： 简述?74LS163 74163 LDN A 使能 清零 B C D ENT ENP CLRN QA QB QC QD RCO  4?位二进制输出 CLK 脉冲 inst24 COUNTER 图（1）?74LS163?芯片 通过分析实验要求：通过选用?74LS163?芯片?6?片，采用同步计数的方法来设计相关计 时器（同一源输入脉冲接至?CLK，控制?ENT?使能端实现计数），秒位计时器与分位计时 器均为?60?进制，时位计时器为?24?进制。 1、秒位计时器（60?进制） 秒低位计数用十进制计数器（74163?改装）计数，由脉冲信号触发计数，9?秒时，秒 个位清零；秒高位计数用六进制计数器（74163?改装）计数，9?秒时，秒高位芯片?ENT 输入高电平，由此触发计数，59?秒（秒低位输出?1001B，秒高位输出?0101B）时，秒高 位清零，并向分进位。 2、分位计时电路设计（60?进制） 第?2?页?共?7?页 分位计时电路与秒针计时电路设计原理相似。分低位计数用十进制计数器（74163?改 装）计数，由脉冲信号触发计数，59?秒时，分个位清零；分高位计数用六进制计数器 （74163?改装）计数，9?分时，分高位芯片?ENT?输入高电平，由此触发计数，59?分（分 低位输出?1001B，分高位输出?0101B）时，分高位清零，并向时个位进位。 3、时分位计时电路设计（24?进制） 时低位计数用十（或四）进制计数器（74163?改装）计数，59?分?59?秒时触发计数， 9?时?59?分?59?秒（时低位输出为?1001B，分高位输出为?0101B，分低位输出为?1001B，秒 高位输出?0101B，秒低位输出?1001B），或者?23?时?59?分?59?秒（时高位输出为?0010B， 时低位输出为?0011B，分高位输出为?0101B，分低位输出为?1001B，秒高位输出 0101B，秒低位输出?1001B）时，时低位清零；时高位计数用三进制计数器（74163?改装） 计数，9?时?59?分?59?秒时，时高位芯片?ENT?输入高电平，由此触发计数，23?时?59?分?59 秒时，时高位清零。 选作部分：电子钟实现校时、清零和整点报时功能。 1．?校时电路 利用与门、或门和非门的基本特性，通过分析实验要求得出：控制数字电子钟分低 位与时低位的使能端（ENT）输入（将使能端的输入分两部分，一种是自然输入，一种是 输入相应电平信号手动控制使能信号）实现校时。如下图（6）所示： 他他他 PIN_74 pin_name12???????????????INPUT VCC NOT inst16 OR2 他?他?他?他?ENT inst11 59他 图（5）?分校对电路 他他他 PIN_73 pin_name13???????????????INPUT VCC NOT inst15 OR2 他?他?他?他?ENT inst14 59他?59他 图（6）?时校对电路 2．?清零电路 控制数字电子钟各个位的清零端（CLRN）输入（清零端的输入分两部分，一种为自 然输入，一种是输入相应电平信号手动控制清零）实现清零。如下图（7）所示（图 （7）中只展示了秒低位的清零，其他接于其后，原理相同，不做赘述）： 第?3?页?共?7?页 inst18AND2他他他他 inst18 AND2 pin_name14 INPUT VCC 他他他他他 PIN_75 他他他他他他他他他他他他 图（7）?清零电路 3．?整点报时电路 控制验证当数字电子钟的输出为?59?分?50?秒时，与一个本电路所用的源输入脉冲信 号，利用与门的特性输出相应的高低电平接通蜂鸣器实现整点报时。 四、?实验结果（电路图、仿真波形以及说明）： 电路拓扑图 秒、分均为六十进制，时为二十四进制。 第?4?页?共?7?页 时间脉冲仿真波形 五、实验总结 本次实验基本达到预期目标。通过本次实验中综合