- 50
- 1
- 约4.62千字
- 约 8页
- 2020-02-08 发布于江苏
- 举报
PAGE
PAGE 1
4.4 数字锁相环
锁相环(PLL)电路是一种反馈控制电路。图1-37所示是基本锁相环电路的框图。当相位比较器的两个输入的相位差(θi-θo)不变时,这两个信号的频率一定相等,即 fi=fo从而实现输出信号的频率和相位对输入信号的频率和相位的自动跟踪。
图 1- SEQ 图_1- \* ARABIC 37 基本锁相环电路框图
根据实际需要,对基本锁相环电路做相应的改动,增加必要的其他电路,人们设计出了有各种各样用途的锁相环电路。锁相环电路在通讯、仪器、机电控制的领域有着十分广泛的应用。
在锁相环电路中,若相位比较器的功能是比较两个模拟信号,压控振荡器输出的是正弦波,则称其为模拟锁相环电路;若相位比较器的功能是比较两个方波信号,压控振荡器输出的是方波,则称其为混合型锁相环电路(因为,低通滤波器通常总是模拟电路),亦称其为数字锁相环电路。
4.4.1.数字锁相环集成电路74HC4046
本实验使用数字锁相环集成电路74HC4046。图1-38是其的电路原理示意图。由图可见,它由一个方波压控振荡器(VCO)和三个相位比较器。三个相位比较器分别是:异或相位比较器(NOR),即PC1,其相位锁定范围为0~180°;相位-频率比较器(PFD),即PC2,其相位锁定范围为-360°~360°;JK触发相位比较器(JK),即PC3,其相位锁定范围为0~360°。
图
原创力文档

文档评论(0)