单片机与嵌入式系统实践第7章.ppt

TM TM 目录 7.1 HCS08单片机时钟系统 7.2 ICG的操作寄存器 7.3 时钟模块工作模式 7.4 时钟系统配置与应用 7.5 项目实践 项目1 ICG功能基础实践 项目2 LED闪烁调速控制 Slide * 7.1 HCS08单片机时钟系统 时钟系统是微控制器工作的基础，MCU的所有操作均在一定的时钟节拍下统一而协调地运行。因此，在设计嵌入式应用系统电路时要注意时钟系统的工作质量和稳定性。HCS08单片机具有性能优异的内部时钟发生装置，能在较低的外部时钟下实现较高的内部时钟频率，从而降低了系统的高频噪声和电路设计的复杂度，提升了系统性能。 Slide * 7.1 HCS08单片机时钟系统 7.1.1 系统时钟分配 HCS08微控制器的时钟系统主要由S08内部时钟发生器（ICG)、系统时钟控制（SYSTEM CONTROL LOGIC）和总线时钟（BUSCLK）等部分组成。 Slide * 7.1 HCS08单片机时钟系统 7.1.2 ICG组成结构 内部时钟发生器ICG模块采用锁频环技术FLL和内部倍频技术等，可在无需任何外界时钟发生器的情况下，通过软件设置实现高达20 MHz的内部总线时钟频率。ICG由4个子模块构成：振荡器模块、内部参考时钟发生器、锁频环(FLL)和时钟选择模块。 Slide * 7.1 HCS08单片机时钟系统 7.1.2 ICG组成结构 (1)振荡器模块 用于外接晶体振荡器，可通过软件选择两种晶体振荡器频率范围：32～100 kHz低频范围或1～16 MHz高频范围，以获得最佳的启动和稳定性能。 (2)内部参考时钟发生器 由两个可控时钟源组成：一个产生大约8 MHz的ICGLCLK时钟，可作为背景调试控制器的局部时钟；另一个内部时钟参考源ICGIRCLK的典型值为243 kHz，可作为FLL模的参考输入。 Slide * 7.1 HCS08单片机时钟系统 7.1.2 ICG组成结构 (3)锁频环 FLL锁频环用于倍频内部或者外部时钟源，得到一个非常高且稳定的频率输出，结构如下图所示。FLL由 3个主要模块组成：时钟参考选择、数控振荡器和用于比较其他两个模块输出的数字环路滤波器。 Slide * 7.1 HCS08单片机时钟系统 7.1.2 ICG组成结构 (4)时钟选择模块 该模块用于选择不同的时钟源连接到系统时钟树上，ICGDCLK是FLL输出的倍频时钟，ICGERCLK是晶体或外部时钟源参考时钟频率，FFE 是一控制信号，用于控制系统固定时钟，ICGLCLK是背景调试控制器(BDC)的时钟源。 ICG模块的输出时钟有四个时钟：ICGOUT、FFE、ICGLCLK和ICGERCLK。 ICG的主输出为ICGOUT，它用于生成CPU和系统总线的时钟信号 。 FFE是ICG内部产生的一个控制信号，用于选定固定时钟XCLK的颁率fXCLK。 ICGLCLK，大约8 MHz的内部自供时钟源ICGLCLK来加快BDC通信。 ICGERCLK，外部参考时钟ICGERCLK可被用于实时中断时钟源，也可用于ADC模块时钟ALTCLK的时钟源。 Slide * 7.1 HCS08单片机时钟系统 7.1.3 时钟系统性能特性 对于飞思卡尔S08系列的CPU而言，由于时钟频率是总线时钟频率的2倍，最高总线频率为20 MHz，因而CPU速率可达40 MHz。工作时MCU除了可以对外接的高频时钟2分频得到总线时钟外，内部也可以通过ICG对外接的32～100 kHz范围的低频时钟或1～16 MHz范围的高频时钟进行倍频，得到高达20 MHz的总线时钟频率。 利用外接低频时钟源获得较高的内部操作时钟，是Freescale MCU的特点和优点之一，这样可以大大降低系统的高频噪声，提高系统的EMC性能，增强系统的可靠性和稳定性。ICG模块提供了多种时钟源选择，允许用户在成本、精度、电流驱动和性能等方面做出各种选择 Slide * 7. 2 ICG的操作寄存器 ICG模块具有两个8位的控制寄存器(ICGC1、ICGC2)，两个8位的状态寄存器(ICGS1、ICGS2)，一个12位的滤波寄存器(ICGFLT)和一个8位的调整寄存器(ICGTRM)。用户对ICG模块的操作都是通过对这些寄存器的设定来实现的。 （1）ICG 控制寄存器1（ICGC1） Slide * 7. 2 ICG的操作寄存器 （2）ICG 控制寄存器2（ICGC2） （3）ICG 状态寄存器1（ICGS1） （4） ICG 状态寄