47-2-12.1 PLD概述及简单PLD结构原理.pptVIP

2.1 PLD概述及简单PLD结构原理 2.2 CPLD与FPGA的结构原理 2.3 大规模PLD产品概述 2.4 硬件测试与编程配置方式 EDA技术第二章 FPGA的结构原理 图 基本PLD器件的原理结构图 2.1 PLD概述及简单PLD结构原理 可编程逻辑器件的分类 图 按集成度(PLD)分类 简单PLD原理 电路符号表示 图 常用逻辑门符号与现有国标符号的对照 电路符号表示 图 PLD的互补缓冲器 图 PLD的互补输入 图 PLD中与阵列表示 图 PLD中或阵列的表示 图 阵列线连接表示 PROM-Programmable Read Only Memory 图 PROM基本结构： 其逻辑函数是： PROM-Programmable Read Only Memory 图 PROM的逻辑阵列结构 逻辑函数表示： 图 PROM表达的PLD图阵列 图 用PROM完成半加器逻辑阵列 PROM-Programmable Read Only Memory PLA-Programmable Logic Array 图 PLA逻辑阵列示意图 图 PLA与 PROM的比较 PLA-Programmable Logic Array 优点 与阵列，或阵列都可以编程，节省了连线； 缺点 与或阵列都可编程，导致软件算法过于复杂，运行速度下降。 PLA-Programmable Logic Array PAL-Programmable Array Logic PAL结构 PAL结构（与阵列可以编程，或阵列不可编程） 图 一种PAL16V8的部分结构图 PAL-Programmable Array Logic 优点 添加输出寄存器单元实现了时序电路的可编程； 缺点 一种PAL器件只有一种I/O结构，对应一种应用需要； 这样需要很多种PAL，给生产使用带来不便； 熔丝工艺，一次可编程，修改方便。 PAL-Programmable Array Logic GAL-General Array Logic Device 1995年由Lattice 公司发明，采用EEPROM工艺，具有电可擦除重复编程特点。 可编程输出 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 GAL16V8 GAL-OLMC的几种可编程工作模式 图 寄存器输出结构 图 寄存器模式组合输出双向口结构 (1)寄存器输出模式 (2)寄存器输出模式 (3)复合模式 简单PLD器件总结 器件 与阵列 或阵列 输出 PROM 固定 可编程 固定 PLA 可编程 可编程 固定 PAL 可编程 固定 固定 GAL 可编程 固定 可编程