48-2-22.2 CPLD与FPGA的结构原理.pptVIP

CPLD - Complex Programmable Logic Device （复杂可编程逻辑器件） FPGA - Field Programmable Gate Array （现场可编程门阵列） 2.2 CPLD与FPGA的结构原理 CPLD结构与工作原理（1）-宏单元 图 MAX3000系列的单个宏单元结构 PRN CLRN ENA 逻辑阵列 全局 清零 共享 逻辑 扩展项 清零 时钟 清零选择 寄存器旁路 并行 扩展项 通往 I/O 模块 通往 PIA 乘积项选择矩阵 来自 I/O引脚 全局 时钟 Q D EN 来自 PIA的 36个信号 快速输入选择 2 CPLD结构与工作原理（2）-逻辑阵列块(LAB) 图- MAX3000的结构 256个宏单元 * 图 共享扩展乘积项结构 CPLD结构与工作原理（3）-扩展乘积项 图 并联扩展项馈送方式 通过EEPROM单元控制与门的一个输入端，以选择驱动LAB的PIA信号 不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑。 图 PIA信号布线到LAB的方式 CPLD结构与工作原理（4）-可编程连线阵列PIA 图-MAX3000器件的I/O控制块 CPLD结构与工作原理（5）- I/O控制块 一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如 N输入“与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现 输出 查黑 找盒 表子 输入1 输入2 输入3 输入4 什么是查找表? FPGA结构与工作原理 1 0 1 1 1 1 1 1 1 1 1 1 11 1 1 1 输入 A 输入 B 输入C 输入D 查找表 输出 查找表原理 FPGA结构与工作原理 实际逻辑电路 a,b,c,d 输入 逻辑输出 0000 0 0001 1 …… 1 1111 1 Altera Cyclone III FPGA的LE结构 Cyclone III LAB结构 FPGA可编程资源 典型的FPGA通常包含三类基本资源： 逻辑功能块(LAB); 可编程输入/输出块(I/O); 可编程内部互连资源. 嵌入式功能模块 可选资源： 嵌入式存储器（块RAM、分布式RAM）； 数字时钟管理单元（分频/倍频、数字延迟、时钟锁定）； 算数运算单元（高速硬件乘法器、乘加器）； 嵌入式功能模块-多电平标准兼容的I/O接口 内核电压 3.3V、 2.5V或 1.8V 接受 2.5V、3.3V 或者 5.0V 输入 输出电位 标准 Vccio 工艺改进促使供电电压降低 5.0 V 3.3 V 2.5 V 1.8 V 崩溃电压 供电电压 1.2 V CPLD FPGA 组合逻辑的实现方法 乘积项（product-term），查找表（LUT，Look up table） 查找表（LUT, look up table） 编程元素 非易失性（Flash，EEPROM） 易失性（SRAM） 特点 非易失性 ：即使切断电源，电路上的数据也不会丢失 立即上电 ：上电后立即开始运作 可在单芯片上运作 内建高性能硬宏功能 PLL 存储器模块 DSP 模块 用最先进的技术实现高集成度，高性能 需要外部配置ROM 应用范围 偏向于简单的控制通道应用以及胶合逻辑 偏向于较复杂且高速的控制通道应用以及数据处理 集成度 小~中规模 中~大规模 FPGA与CPLD的区别