52-3-13.1数字电路的描述.pptVIP

杭州电子科技大学 EDA技术 EDA技术第三章 Verilog HDL基础 3.1 数字电路的描述 3.2 电路的行为描述（1） 3.3 电路的行为描述（2） 杭州电子科技大学 EDA技术 * 3.1 数字电路的描述 描述的概念 电路的结构描述 层次描述与例化 Verilog HDL的词法 第三章 Verilog HDL基础 杭州电子科技大学 EDA技术 * 数字电路的描述：图形 电路的描述是开展设计的基础，是实现自动设计的关键之一。 描述一个电路最直观、最传统的方式是图形。 如下图是一个简单的二选一多路选择器及其门级电路组成。 a b sel out1 3.1 数字电路的描述 杭州电子科技大学 EDA技术 * 数字电路的描述：HDL 对数字电路，还有真值表、状态转换图等描述方式。 HDL是在设计自动化研究过程中发展起来的一种语言描述。图形描述虽然直观，但问题是： 1)、难以被计算机理解、识别 2)、难以表达复杂电路的功能 因此无法支持自动设计。 HDL用类似C等计算机软件描述语言的方式来描述数字电路硬件，可以避免上述困难，实现数字系统的自动设计。 3.1 数字电路的描述 杭州电子科技大学 EDA技术 * 数字电路的描述要求 对一个电路的完整描述应该包括： 电路的功能：电路是做什么的？ 电路的结构：电路是由哪些基本单元构成的？ 电路的性能：电路的工作速度/频率可以达到多少？ 为了满足设计自动化要求，HDL描述还应做到： 语义准确、无歧义； 支持从低层到高层不同层次的描述。 3.1 数字电路的描述 杭州电子科技大学 EDA技术 * HDL描述二选一多路选择器 module mux2_1(out1,a,b,sel); output out1; input a,b,sel; wire sel_,a1,b1; not (sel_, sel); and (a1, a, sel_); and (b1, b, sel); or (out1, a1, b1); endmodule 结构描述 模块定义 端口定义 用分号结束 内部信号定义 结构体 3.1 数字电路的描述 杭州电子科技大学 EDA技术 * Verilog HDL的结构描述 Verilog HDL将一个数字电路描述为一个模块，模块有若干个输入与输出端口。 module 模块名(输入输出信号列表)； input 端口名1，端口名2，…… ； output 端口名1，端口名2，…… ； inout 端口名1，端口名2，…… ； wire 内部信号定义 ┇ ┇ 结构体描述 ┇ ┇ endmodule 3.1 数字电路的描述 杭州电子科技大学 EDA技术 * Verilog HDL的结构描述 每个输入/输出端都有一个关联的信号，信号用一个变量表示。数字电路中的信号都是二进制逻辑信号。 内部信号用wire定义，也用一个变量表示。 结构体描述通过调用Verilog HDL中预先定义的一系列基本单元(primitives)实现。 3.1 数字电路的描述 in1 in2 A B Y input A ,B; output Y; 。 杭州电子科技大学 EDA技术 * VerilogHDL primitives not、and、or等是VerilogHDL语言的关键词，称primitive，代表预定义的常用基本单元电路。 下面是Verilog包括的一些primitives 。 and n-input AND gate nand n-input NAND gate or n-input OR gate nor n-input NOR gate xor n-input exclusive OR gate xnor n-input exclusive NOR gate buf n-output buffer not n-output inverter bufif0 tri-state buffer; low enable bufif1