54-3-23.2 电路行为描述（1）.pptVIP

杭州电子科技大学 EDA技术 杭州电子科技大学 EDA技术 * 3.2 电路的行为描述(1) 行为描述概念 连续信号赋值语句 运算符与数值表示 第三章 Verilog HDL基础 杭州电子科技大学 EDA技术 * Verilog HDL：行为描述 满足设计过程中对硬件电路描述需要的是采用行为描述的方法。 行为描述的基本思想是描述一个电路的外部行为，而不管其内部具体结构。 这符合人们在电路设计时的情形：设计者已知的是电路要完成的功能，要求解的是实现这一功能的具体电路。 同时这也会使复杂电路的描述得到简化。 3.2 电路的行为描述 杭州电子科技大学 EDA技术 * 行为描述：连续信号赋值语句（1） 行为描述的一种基本方式是使用连续信号赋值 (continuous assignment) 语句。如对一个与门： module (a,b,c) input a,b; output c; assign c = ab ; endmodule assign语句总是在监测右端信号的变化，一旦有信号发生变化，就计算表达式并赋值给左边变量。 其语法是： assign 目标变量=驱动表达式； 如： assign dout = a b | c; 3.2 电路的行为描述 杭州电子科技大学 EDA技术 * 行为描述：连续信号赋值语句（2） 对2选1多路选择器，用assign语句可这样描述： 显然，这一描述只指定了模块的输入输出关系即行为特性，而不涉及电路内部结构。 a b s y 条件表达式 3.2 电路的行为描述 module mux21a(a, b, s, y); input a, b, s; output y; assign y= (s?a:b); endmodule 杭州电子科技大学 EDA技术 * 行为描述：连续信号赋值语句（3） 由于只描述电路的外部行为，因此电路的描述非常简洁。 如对4选1的多路选择器，用assign来描述几乎与2选1的选择器一样。 3.2 电路的行为描述 嵌套条件表达 module mux_4_1_sel(y,a,b,c,d,s1,s0); output out; input a,b,c,d; input s1,s0; assign y= s1?(s0?d:c):(s0?b:a); endmodule 图3-4 4选1多路选择器 杭州电子科技大学 EDA技术 * 连续信号赋值语句（4） 若电路较为复杂，可用多条assign语句。如上述2选1多路选择器也可这样描述： module MUX21b(a,b,s,y) ; input a, b, s ; output y ; wire c, d ; assign c = a (~s) ; assign d = s b ; assign y = c | d ; endmodule 一条assign语句描述电路的一部分。 不同语句的位置虽有先后，但并不像软件程序那样，是被顺序执行的。就语句的执行而言，应把它们看作是并行的。 3.2 电路的行为描述 杭州电子科技大学 EDA技术 * Verilog HDL中的运算符（1） 上述多路选择器的功能描述中使用了条件运算符。 为描述数据对象之间的关系，Verilog HDL提供了各种描述运算符。使用这些操作符，可以描述较复杂的组合逻辑。 常用操作符： 按位逻辑操作符 3.2 电路的行为描述 逻辑操作符 逻辑功能 A、B操作结果 C、D操作结果 C、E操作结果 ~ 逻辑取反 ~A=1b1 ~C=4b0011 ~E=6b101001 | 逻辑或 A|B=1b1 C|D=4b1111 C|E=6b011110 逻辑与 AB=1b0 CD=4b1000 CE=6b000100 ^ 逻辑异或 A^B=1b1 C^D=4b0111 C^E=6b011010 ~^或~^ 逻辑同或 A~^B=1b0 C~^D=4b1000 C~^E=6b100101 A=1’b0; B=1’b1; C[3:0]=4’b1100; D[3:0]=4’b1011; E[5:0]=6’b010110; 杭州电子科技大学 EDA技术 * Verilog HDL中的运算符（2） 算术运算符 +（加法运算符，正） -（减法运算符，负） *（乘法运算符） / （除法运算符） % （模运算符） 逻辑运算符(结果为真/假) (逻辑与) | |（逻辑或