电子抢答器_数电课程设计报告书.doc

. PAGE . . . 设计题目： 智力竞赛电子抢答器 设计要求及技术指标: 1、抢答器电路分为抢答电路设计和必答电路设计。 2、抢答电路设计具体要求： （1）抢答组数分为四组，序号为1~4。 （2）优先判断与指示电路设计。 （3）主持人清除上次抢答结果的电路设计。 （4）主持人给选手打分电路与选手得分累计显示电路设计。 3、必答电路设计具体要求： （1）30秒必答倒计时电路设计。 （2）超时短暂报警。 第 1 章 电路设计简介 1 原理电路设计： 1.1 电路总体工作框图 四路 四路 选手 抢搭 按钮 四路 锁存抢答电路 开关计时电路 数码管显示 555定时器 主持人按钮 声音警示电路 选手积分电路 图1：课程设计的总体框图 整个电路框图如上图所示，主要可分为三个部分，第一部分为四路选手抢搭电路，这部分电路主要采用了四个74LS595来实现四位选手仅选可选通一路的功能实现，并结合使用多个四路与非门(即74LS10)来实现其对计时电路的控制。第二部分为计时电路，其通过两个级联的74LS161与555定时器来实现计时功能，并通过其对于声音警示电路控制。第三部分为选手计分电路，需用了可加可减的74LS192来实现对于选手的加减积分功能。整个电路在学校提供的开发板上，其中所需使用的LED灯、按钮按照开发板作相应的调整。 第 2 章 硬件电路的组成 电路工作原理 当第一位选手按下按钮，74LS373锁存器构成的选通电路就会将低电平传至二极管led的负极，此时若有其他选手再按下按钮，其会导致74LS373处于锁存数据状态，从而使已经亮的小灯不会受到其他选手按钮的影响，另一方面已经选通一路会通过锁存器阻止其他路数据的传入。另一方面四位按钮通过控制74LS161来实现对计时电路的控制，以使得当有选手按下按钮时计时才开始。 计时电路由两个异步清零的模十计数器构成，对其清零通过对于其清零端与使能端置低电平完成，而两位已内置好74LS48的数码管通过与74LS161的输出管脚来实现时间的显示。因为电路要求30秒计时，所以使用计时十位的74LS161的低两位作为是否到达30s的判断信号，当Q1、Q0均为1的时候就是到达30s，此时通过与非门输出来控制扬声器以及停止计时。 选手计分电路通过使用可加可减的74LS192来完成，当其5管脚为上升沿是，其数值加一；而当4管脚为上升沿时，其数值减一。而上升的产生则通过使用电源、地与一个按钮完成。选手分数的显示通过使74LS192的输出管脚与已内置好74LS48的数码管相连来完成。 总体电路的设计思路如上，后期搭建电路过程中依据实际情况做了小幅调整，当整体思路未变。 1.1总体电路原理图如下: 图2：电路工作原理图 2 单元电路设计及芯片简介 2.1 抢答器控制电路设计 抢答器控制电路是抢答器设计的关键，它要完成以下三项功能： （1）当参赛选手按动抢答键时，灯泡发光，并显示相应的组号，抢答电路封锁和定时电路开始工作。 （2）当设定的答题时间到，答题人不准再答题并且将按钮弹上。 图3：抢答器控制电路 74LS373简介： 图4：74LS373资料 概括起来： (1)：1与11管脚均置低时，74LS373起到所存数据作用，保存内部数据组织外部数据的进入。 (2)：当1管脚置低，11管脚置高时，74LS373会将输入端的数据传至输出端。 而我就是使用74LS373这两种工作功能的转换来实现四路选一的抢答功能 2.2 计时电路设计 2.2.1显示部分 计时电路由两个异步清零的模十计数器构成，通过低位Q3、Q1的与或门产生低电平，并且用此低电平作为自身个位的清零信号以及下一位十位的计数信号。 对其清零通过对于其清零端与使能端置低电平完成，而两位已内置好74LS48的数码管通过与74LS161的输出管脚来实现时间的显示。在显示电路中还有一些与非，这些与非门是用于实现对30s的控制，计数的开始、清零，报警声音的产生与主持人复位电路的实现。 图5：计时电路 图6：74LS161资料 2.2.2计时部分 由555定时器产生时间脉冲，参赛选手按动抢答键时，即出现正脉冲，定时时间15S，当第一次出现低电平时灯泡熄灭，表示答题时间到，然后主持人即可按复位。 图7:555定时电路 它基本原理是，由于电容C的两端的电压不能突变，定时器的2端电压低触发端为低电平，输出端3为高电平。电源经过R1、R2给电容C充电，当电容的电压充到电源电压的2/3时，555内部的MOS管导通，输出为低电平。接着电容通过R2和已经导通的MOS管放电，当电容的两端电压下降到低于1/3的电源电压时，MOS管截止电