组合逻辑电路20121022.pptx

1;2;3;4;5;6;7;8;9;10;11;12;13;14;15;16;17;18;19;20;把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。;二进制译码器;逻辑表达式;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;将与门换成与非门，则输出为反变量，即为低电平有效。;3、通用译码器集成电路74LS138;真值表;74LS138的级???;二 十进制译码器74LS42 (a) 符号图; （b） 管脚图;74LS42二--十进制译码器功能表;; 1路-4路数据分配器;逻辑图;集成数据分配器及其应用;数据分配器的应用;;;有选择性地使各段亮或熄，可得到要求的显示符号。例如要求显示9, 则a, b, c, f, g应亮，其他段应熄。;（2）显示译码器;逻辑图; 数据选择器按要求从多路输入选择一路输出，根据输入端的个数分为四选一、八选一等等。其功能如图所示的单刀多掷开。; 如图所示是四选一选择器的逻辑图和符号图。其中, A1、A0为控制数据准确传送的地址输入信号, D0～D3供选择 的电路并行输入信号, 为选通端或使能端，低电平有效。 当 =1时，选择器不工作，禁止数据输入。 =0时，选 择器正常工作允许数据选通。由图可写出四选一数据选 择器输出逻辑表达式 ;74LS151数据选择器（a） 符号图; (b) 管脚图;74LS151的功能表; 利用数据选择器，当使能端有效时，将地址输入、数 据输入代替逻辑函数中的变量实现逻辑函数。  例: 试用八选一数据选择器74LS151产生逻辑函数  解 把逻辑函数变换成最小项表达式： ; 八选一数据选择器的输出逻辑函数表达式为; 图3.23 例9的逻辑图; 例: 用数据选择器实现三变量多数表决器。  解三变量多数表决器在例1中已分析, 其逻辑表达式为  Y=AB+BC+AC; 画出逻辑图如图所示;9.2.5 加法器; (1) 半加器（HA） 半加器是只考虑两个加数本身， 而不考虑来自低位 进位的逻辑电路。  设计一位二进制半加器, 输入变量有两个，分别为加 数A和被加数B; 输出也有两个，分别为和数S和进位C。 列真值表如表3.15所示。;;能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。;全加器的逻辑图和逻辑符号; 用与门和或门实现; 用与或非门实现;9.2.6 数值比较器; 输入;74LS85管脚排列图; 四位数字比较器功能表;本章作业P219 第1、2、4、7题