计算机组成原理第06章.pptxVIP

计算机组成原理主讲教师：何霖存储系统第六章物理存储器—实地址—实存空间大小 （实存） （物理地址） （主存容量）虚拟存储器—虚地址—虚存空间很大 （虚存） （逻辑地址）在物理构成上，存储系统分三级：高速缓存Cache由半导体存储器构成主存外存：磁盘、光盘、磁带等——I/O设备主存储器的技术指标：存储容量：在一个存储器中可以容纳的存储单元总数。常用字数或字节数表示。1KB=210B，1MB=220B，1GB=230B， 1TB=240B1PB=250B，1EB=260B，1ZB=270B， 1YB=280B存取时间又称存储器访问时间（Memory Access Time）：是指从启动一次存储器操作到完成该操作所经历的时间。 读出时间：是从存储器接收到有效地址开始，到产生有效输出所需的全部时间。 写入时间：是从存储器接收到有效地址开始，到数据写入被选中单元为止所需的全部时间。存取周期（Memory Cycle Time）：是指连续启动两次读操作所需间隔的最小时间。其时间单位为ns。一般略大于存取时间。存储器带宽：是单位时间里存储器所存取的信息量。通常以位/秒或字节/秒做度量单位。带宽是衡量数据传输速率的重要技术指标。如：存取周期500 ns，每个存取周期可访问16位，则其带宽为：16／(500×10-6)=32M位/秒=32／8=4MB/秒存取时间、存取周期、存储器带宽都反映了存储器的速度指标。NMOSPMOSCMOSMOS型TTL型ECL型第一节 半导体存储器芯片一块存储芯片中集成了多个存储单元，可存放多个二进制数位信息：0或1。器件类型集成度由高到低：MOS、TTL、ECL；工作速度由低到高：MOS、TTL、ECL；功耗由低到高：CMOS、NMOS、TTL、ECL静态存储器动态存储器RAMROM计算机系统中，常采用MOS型存储芯片。：用双稳态触发器存储信息。若电源电压正常可长期保持信息。速度快，容量小。按存储信息的原理分：利用电容存储电荷状态记录信息。由于电荷有泄露，需要动态刷新以补充电荷保持信息。速度慢，容量大。一、静态RAM芯片（SRAM）1、静态MOS存储单元电路举例 存储一位二进制信息（0或1）的电路单元称为一个物理存储单元，简称存储单元。 下图是一种N沟道增强型MOS（金属-氧化物-半导体）存储单元电路，其中包含六个MOS管——NMOS六管静态存储单元。 T5、T6为两个控制门管，由字线Z控制其通断。 Z加高电平时， T5、T6 导通，通过一对位线W、W，使双稳电路与读写电路连接，可对其进行读写操作。 Z为低电平时， T5、T6都断开，双稳电路与位线W、W脱离，依靠 自身的交叉反馈保持原状态（所存信息）不变。 两个反相器，其中T3、T4分别是负载管。这两个反相器通过彼此交叉反馈，构成一个双稳态触发器。用来存储信息。Z加高电平，T5、T6导通。写0：W加低电平，W加高电平，W通过T6对B点结电容充电至高电平，使T1导通。而W通过T5使A点结电容放电至低电平，使T2截止。交叉反馈将加快这一状态变化。写1：与上述过程相反。2）、读出根据位线上有无电流判明原存信息。W上有电流为0，W上有电流为1。 原存信息为0时，T1导通T2截止。W通过T5、T1到地形成放电回路，W有电流——读0。∵ T2截止，故W上无电流。 原存信息为1时， T1截止T2导通。W通过T6、T2到地形成放电回路，W有电流——读1∵ T1截止，故W上无电流。先使W、W充电至高电平，然后使Z为高电平， T5、 T6导通。Z加低电平， T5、T6截止，W、W与双稳电路分离，保持原有状态不变。 定义：若T1导通T2截止，存入信息为0；若T1截止T2导通，存入信息为1；1）、写入—非破坏性读3）、保持上述读出过程不改变双稳电路原来状态——非破坏性读。 逻辑结构上分为四个位平面，每个位平面有1024个物理存储单元，构成一个64行×16列的矩阵。 6位地址A3～A8 经行译码，选择64根行线之一，该行线经过四个位平面，同时选中四个位平面的一行。4位地址A0～A2 、A9经列译码，使16根列选择线之一有效，每根列线同时控制四个位平面的各一对位线W与W，对应于并行的4位。 片选CS=0且WE=0时，数据输入门打开，列I/O电路对被选中的1列×4位进行写入； CS=0且WE=1时，数据输入门关闭，而数据输出三态门打开，列I/O电路将被选中的1列×4位读出信号送往数据线。每个方框为一个NMOS六管静态存储单元。2、SRAM存储芯片举例——Intel 2114小容量SRAM芯片，容量为 1K×4位。 1）、内部结构其逻辑结构如下图所示： 片选CS：低电平选中本芯片。 写使能WE：低电平写；高电平读。 地址线10位：A9～A0，寻址空间为1K。可由地址总线引入。