Xilinx2010电子设计竞赛培训(第一部分).pptVIP

Xilinx公司产品概述---FPGA内部结构（复用逻辑） 专用的Mux提供了slices和LUTs之间的连接 F5 F8 F5 F6 CLB Slice S3 Slice S2 Slice S0 Slice S1 F5 F7 F5 F6 MUXF8连接两个MUXF7 输出(来自上面或下面的CLB) MUXF6 连接Slice S2和S3 MUXF7 连接两个MUXF6输出 MUXF6 连接slices S0和S1 MUXF5连接Slice内的 LUT Xilinx公司产品概述---FPGA内部结构（IO块） 输入通道： 两个DDR寄存器 输出通道： 两个DDR寄存器 两个三态使能 DDR复用器 独立的时钟和时钟使能， 用于I和O 共享置位和复位信号 Reg Reg DDR MUX 3-state OCK1 OCK2 Reg Reg DDR MUX Output OCK1 OCK2 PAD Reg Reg Input ICK1 ICK2 IOB Xilinx公司产品概述---FPGA内部结构（专用BRAM） 最大3.5 Mb 同步的读/写 真正的双端口RAM 每个端口有同步读/写功能 每个端口有不同的时钟（可 配置） 支持初始化值 对输出锁存器的同步复位 支持奇偶校验 每8位一个奇偶校验位 与嵌入式的专用乘法器相邻 用于快速的乘-累加操作 DIA