校园智能打铃系统设计.pptVIP

题目：校园智能打铃系统的设计;一、大作业摘要;二、设计的背景、目的和意义;设计工具为可编程逻辑器件实验开发系统和计算机，通过相关开发软件，自动完成电 子系统的设计，最终形成集成电子系统或专用集成芯片 。;经过一学期Verilog语言的学习，为了加深对这门语言的理解与应用，通过几个星期的课程设计，利用自己所学的知识和各种相关文献的查询，选择了校园智能打铃系统的设计，写出相应的程序后，利用Quartus进行调试、仿真，发现并改正错误，并记仿真成功后的功能仿真图和时序仿??图。 ;三、设计任务及要求;四、确定输入和输出变量;五、确定输入状态;七、输入和输出变量对应部件说明;八、方案论证;九、状态机设计（状态转换图）;十、状态机设计（状态编码）;;;;;c;else begin clk_qian=0; bai=bai+1b1; end end reg qian; //计时器的千位显示 always@(posedge clk_qian or negedge reset) begin if(!reset) qian=0; else if(qian==1b1) begin qian=0; end ;reg [7:0]r_smg_out; //数码管显示程序 reg [3:0]i; reg [3:0]rsmg_en; reg [9:0]count; reg is_en2; always@(posedge clk or negedge reset) begin if(!reset) count=0; else if(is_en2) count=count+1b1; else count=0; end ;always@(posedge clk or negedge reset) begin if(!reset) begin rsmg_en=4hf; r_smg_out=8hff; i=0; is_en2=0; end else case(i) //每一个数码管的扫描都分为4步，1.消影，2.输出数据位，3.使能对应的数码管，4.延迟，消影 ; 4d0:begin rsmg_en=smg_xiaoying;i=i+1b1;end 4d1:if(count==10d50) begin r_smg_out=smg_data[ge];i=i+1b1;is_en2=0;end else is_en2=1; 4d2:begin rsmg_en=smg_en1;i=i+1b1;end 4d3:if(count==10d1023) begin r_smg_out=8hff;i=i+1b1;is_en2=0;end else is_en2=1; 4d4:begin rsmg_en=smg_xiaoying;i=i+1b1;end 4d5:if(count==10d50) begin r_smg_out=smg_data[shi];i=i+1b1;is_en2=0;end else is_en2=1; 4d6:begin rsmg_en=smg_en2;i=i+1b1;end 4d7:if(count==10d1023) begin r_smg_out=8hff;i=i+1b1;is_en2=0;end else is_en2=1; ;4d8:begin rsmg_en=smg_xiaoying;i=i+1b1;end 4d9:if(count==10d50) begin r_smg_out=smg_data[bai]-1b1;i=i+1b1;is_en2=0;end else is_en2=1; 4d10:begin rsmg_en=smg_en3;i=i+1b1;end 4d11:if(count==10d1023) begin r_smg_out=8hff;i=i+1b1;is_en2=0;end else is_en2=1; 4d12:begin rsmg_en=smg_xiaoying;i=i+1b1;end 4d13:if(count==10d50) begin r_smg_out=smg_data[qian];i=i+1b1;is_en2=0;end else ; is_en2=1; 4d14:begin rsmg_en=smg_en4;i=i+1b1;end 4d15:if(count==10d1023) begi