组合逻辑电路加法器二.pptxVIP

加法器;3.2.4 加法器;如果想用与非门组成半加器，则将上式用代数法变换成与非形式：;2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。;根据逻辑表达式画出全加器的逻辑电路图：;用两个半加器实现全加器：;ai; 二、多位数加法器;A3 A2 A1 A0;;· 缺点：进位串行传送，运算速度慢 · 优点：线路简单 · 关键：进位形成时间 · 解决方案：改串行进位为并行进位;图1全加器的逻辑图;超前进位加法器 提高工作速度的途径：设法减小进位信号的传递时间;图2. 四位二进制超前进位加法电路;图3. 超前进位形成电路; 【例】设计一个一位全减器。 ① 列真值表。  全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借位C n+1， 其框图如图4 - 5(a)所示。;图 全减器框图及K图 (a) 框图; (b) Cn+1； (c) Dn ; ② 选器件。  选用非门、异或门、与或非门三种器件。  ③ 写逻辑函数式。  首先画出Cn+1和Dn的K图如图4-5(b)、(c)所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出函数，因此化简时应从整体出发