抢答器设计报告.docVIP

PAGE1 / NUMPAGES19 抢答器设计报告 成员： 集成电路1 学号： 通信工程5 学号： 学 院： 通信工程学院 2012年5月21日 数字抢答器 一 课题设计概述及原理 1预期实现功能 (1)设计一个智力竞赛抢答器，可同时供4名选手或4个代表队参赛，他们的选号分别是1、2、3、4、各用一个抢答按钮，按钮的编号对应分别是S1、S2、S3、S4. (2)给节目主持人设置一个控制开关，用来控制系统的清零和抢答器的开始。 （3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持主持人将系统清零为止。 (4) 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。当节目支持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。 (5) 参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 （6）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。 2 设计思路 二 单元程序或原理图设计及分析 1、顶层设计 原理图： 2、仿真波形 3、功能 （1）抢答 当正常工作时，下载后，会出现倒计时10秒的一次初始化。同时，选显示管会显示40的字样，表示有4各参赛选手。使拨动开关B(switch3锁定开关置于低电平，此时赋予选手开关按钮的权限，处于高电频时，选手无权限)，让选手（从左到右依次为1、2、3、4号）各按动按钮一次，以检测按钮功能和提醒选手注意。此时，裁判按下A(switch1)让秒表显示处于待命状态00。 抢答开始时，使开关B处于低电频，且使A产生一个负脉冲，同时，宣布抢答！此后，当4位选手中第一个按动按钮时，会响出一个声音（共4种声音，且4位选手的声音各不同）。此时，时钟会停下，显示按下第一个按钮的时间，同时，会显示选手号码。其他选手按下的数据将无效！从而，完成一次强答！ （2）检举。 当有选手后于第一位按下按钮时，即视为出错。该抢答器具有检举该错选手的功能。 三 模块化分析 1 显示模块 （1）原理 A 功能 在工作正常的情况下，下令开始，并同时按下开关，会出现0、9、8、7、6、5、4、3、2、2、0、的循环显示字样，也就是10秒的倒计时。当选手按下一个按钮就会暂停下来。从而实现一个循环。 B 原理： 本模块中，用到的主要模块有扫描模块scan、1HZ等分频模块、外加基本芯片和电路构成。 扫描模块scan: 主要进行地址端HA、HB、HC和进行数据的通道选择。以确保在每一时刻有正确的稳定显示。其中用到了74151.JK等基本触发器和基本门电路。电路的连接原理见原理图。如下： 波形如下： （2）1HZ模块: A 功能 把班子自带的50m频率进行分频。得到10kHz、1Hz等频率。 B 原理 通过用74160构造5分频，外加用vhdl写的100分频器和基本电路。过程理解简单。 原理图如下： = 2 \* GB3 ②显示模块顶层原理图为： 仿真波形图为 3、语音模块 （1）原理 从50m频率产生10k的频率。再用对分配器置数的原理，是一个电路实现4个分频器的效果，产生出4个不同的频率。选手的按键就是置数的开关，对应有4个不同的数（00,01,11,10）。 原理图如下： 当a=0,b=c=d=1时，32的分频 当b=0,a=c=d=1,时，30分频 当c=0,a=b=d=1时，28分频， 当d=0,a=b=c=1时， 三 芯片资料 1芯片74LS48 表1 74LS48 七段译码器功能表 2 芯片74LS148 表2 74LS148真值表 3 芯片74LS373 L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平；?G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。??当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；??当G为下降沿时，将输入数据锁存。 4 芯片74LS151 芯片74LS151 为8选1数据选择器 五、74160 四 总结 通过本次设计，使我们对基本芯片的了解又加深了。熟悉了用quartus2的开发软件环境，对课本的理论知识有进一步的掌握了。在设计的过程中，获得了不少的经验和感悟。 软件的时序和功能的仿真，是对设计的一个最好的检验，从中可以学到许多的经验，使自己成长和进步！ 附：演示使用说明 注意事项： 本