第2章 16位微处理器8086讲解.ppt

DEBUG 中各标志位的符号表示 标志位名 置位符号 (=1) 复位符号 (=0) 溢出标志 OF OV NV 方向标志 DF DN UP 中断标志 IF EI DI 符号标志 SF NG PL 零标志 ZF ZR NZ 辅助标志 AF AC NA 奇偶标志 PF PE PO 进位标志 CF CY NC 2.2 8086 对主存储器的分段管理 一、 主存储器的分段机构 ? 8086CPU 有 20 条地址线 ? 最大可寻址空间为 2 20 ＝ 1MB ? 物理地址范围从 00000H ～ FFFFFH ? 8086CPU 将 1MB 空间分成许多 逻辑段（ Segment ） ? 每个段最大限制为 64KB ? 段地址的低 4 位为 0000B ? 这样，一个存储单元除具有一个唯一的 物理地 址 外，还具有多个 逻辑地址 物理地址和逻辑地址 ? 对应每个物理存储单元都有一个唯一 的 20 位 编 号 ， 就 是 物 理 地 址 PA （ Physical Address ），从 00000H ～ FFFFFH 。 ? 分段后在用户编程时，采用逻辑地址， 其形式为： 段基地址 : 段内偏移地址 分隔符 逻辑地址 LA ? 段基地址 说明逻辑段在主存中的起始位置 ? 8086 规定段地址必须是模 16 地址： xxxx0H ? 省略低 4 位 0000B ，段地址就可以用 16 位数据表示， 就能用 16 位 段寄存器 表达段地址 ? 偏移地址 Offset 或有效地址 EA 说明主存单元距离段起 始位置的偏移量 ? 每段不超过 64KB ，偏移地址也可用 16 位 数据表示 ? 1MB 内存最多可分为 64K 个段，即 65536 个段 ( 段之 间可相互重叠 ) ，至少可分成 16 个相互不重叠的段 物理地址和逻辑地址的转换 ? 将逻辑地址中的段地址左移 4 位，加上 偏移地址就得到 20 位物理地址 ? 一个物理地址可以有多个逻辑地址 逻辑地址 1460:100 、 1380:F00 物理地址 14700H 14700H 1460 0 H ＋ 100H 14700H 1380 0 H ＋ F00H 14700H 段地址左移 4 位 加上偏移地址 得到物理地址 8086 对存储器的访问（图 2 － 6 ） 二、 8086 存储器的结构 8086 的 1MB 存储空间分成两个存储体。 偶地址存储体和奇地址存储体，各为 512K 字节，如图 2-7 所示。 CPU 用 A 0 来区分两个 存储体，并提供两条信号线和 A 0 ，来决定是 访问偶地址 ( 低字节 ) ，还是奇地址 ( 高地址 ) 或是整个字。 当 A 0 =0 时，选择偶地址存储体。偶地址 存储体与数据总线的低 8 位 (D 7 ～ D 0 ) 相连， 所以从低 8 位数据总线读 / 写一个字节。当 BHE =0 时，选择访问奇地址存储体，奇地 址存储体与数据总线高 8 位 (D 15 ～ D 8 ) 相连， 所以由高 8 位数据总线读 / 写一个字节。当 A 0 =0 ， BHE =0 时，访问两个存储体，读 / 写一个字。 BHE 与 A 0 的组合功能如教材 所示 (P21 表 2 － 2) 。 2.3 8086 微处理器的引脚及工作模式 一、 8086CPU 的引脚及其功能 8086CPU 的 40 条引脚 信号可按功能分可分为四 类，它们是： 地址总线 数据总线 控制总线 其它 ( 时钟与电源 ) 。 第 2 章 16 位微处理器 8086 第 2 章 16 位微处理器 8086 ? 教学重点 ? 寄存器的结构 ? 存储器组织 ? 逻辑地址到物理地址的变换 ? 8086 的两种工作模式及其配置 教学难点 ? 8086CPU 在最小模式和最大模 式下的引脚功能 2.1 8086CPU 的内部结构 一、 8086CPU 内部结构 从功能上看，可以分为两大部分： 1. 总线接口部件 BIU (Bus Interface Unit) 2. 执行部件 EU (Execution Unit) 。