JESD79-4 第2章 DDR4 SDRAM 引脚描述.docVIP

JESD79-4 第2章 DDR4 SDRAM 引脚描述 信号名 方向 功能描述 CK_t,CK_c Input 差分时钟输入。所有的地址、控制信号都是通过CK_t的上升沿与CK_C的下降沿进行采样的 CKE,(CKE1) Input 时钟使能：CKE为高电平时，启动内部时钟信号、设备输入缓冲以及输出驱动单元。CKE低电平时则关闭上述单元。当CKE为低电平时，可使设备进入PRECHARGE POWER DOWN、SELF-REFRESH以及ACTIVE POWER DOWN模式。CKE与SELF REFRESH退出命令是同步的。在上电以及初始化序列过程中，VREFCA与VREF将变得稳定，并且在后续所有的操作过程中都要保持稳定，包括SELF REFRESH过程中。CKE必须在读写操作中保持稳定的高电平。在POWER DOWN过程中，除CK_t，CK_c，ODT以及CKE以外的所有输入缓冲都是关闭的。在SELF REFRESH过程中，出CKE以外的所有输入缓冲都是关闭的。 CS_n,(CS1_n) Input 片选信号：当CS_n锁存为高电平时，所有的命令都被忽略。在多Rank的系统中，CS_n信号可用来选择外部Rank，且此信号还颗作为命令编码的一部分。 C0,C1,C2 Input CHIP ID：在通过TSV实现的2\4\8层高的3DS堆栈元件系统中，此信号用来选择每一个sli