DRA80xM信息娱乐应用处理器1.pdf

Product Order Technical Tools Support Folder Now Documents Software Community DRA80M ZHCSIW4E – APRIL 2018 – REVISED JUNE 2019 DRA80xM 信信息息娱娱乐乐应应用用处处理理器器 器器件件版版本本1.0 1 器器件件概概述述 1.1 特特性性 1 处处理理器器内内核核：： ® ® • 双核或四核Arm Cortex -A53 微处理器子系统 • 对于MCU 安全岛，包含足够的诊断以达到ASIL-B （高达 1.1GHz） 的随机故障完整性要求 ® ® – 最多两个双核或两个单核Arm Cortex -A53 集 • 对于SoC 的其余部分，包含足够的诊断以达到 群，具有512KB L2 缓存，包括SECDED ASIL-B 的随机故障完整性要求 – 每个A53 内核具有32KB L1 指令缓存和32K L1 • 此外，还需配置足够的架构支持，以实现考虑特定 数据缓存 安全概念的ASIL-D 应用 的执行 （如软件互惠式比 ® ® 较） • 双核Arm Cortex -R5F，高达400MHz – 支持锁步模式 • 提供功能安全手册 – 每个 R5F 内核具有 16KB 指令缓存、16KB 数据 • 安全相关认证 N 缓存和64KB RAM – TÜV SÜD 组件级功能安全认证[正在认证] O 以以太太网网子子系系统统：： • 功能安全功能： I • 三个支持以太网的工业子系统： – 计算临界存储器的ECC 或奇偶校验和内部总线 T – 每个子系统具有最多两个 10/100/1000 以太网端 互联 A 口 – 有助于防止干扰(FFI) 的防火墙 M – 支持两个 10/100/1000 SGMII 端口(1) – 适用于CPU、高端计时器和片上RAM 的内置 R – 与 10/100Mb 兼容