低频数字相位(频率)测量的CPLD实现.pdfVIP

低频数字相位(频率)测量的 CPLD 实现 陈明杰 （重庆工商大学 计算机与信息工程学院，重庆 400067） 摘要：以单片机和 CPLD为核心，设计了低频相位（频率）检测系统。系统由 CPLD相位 频率测量模块、单片机和显示模块三个部分组成。利用 VHDL 语言设计了高速的测频测相模块， 并下载到 CPLD 中，通过与单片机的独立接口，将测量到的数据传送到单片机中，由单片机完 成计算和显示的功能。重点介绍了测频测相系统原理框图，CPLD 中的测频测相模块原理框图， 简要介绍了单片机控制程序、计算程序。采用 CPLD 配合单片机的设计方案，具有造价较低、 速度高、精度高的优点，并且可以通过软件下载而达到仪器硬件升级的目的。 关键词：频率测量；相位测量；CPLD；单片机 中图分类号：TP216.1 文献标识码：A 在电子测量技术中，测频测相是最基本的测量之一。相位测量仪是电子领域的常用仪器， 当前测频测相主要是运用等精度测频、PLL 锁相环测相的方法。研究发现，等精度测频法具有 在整个测频范围内保持恒定的高精度的特点，但是该原理不能用于测量相位。PLL 锁相环测相 可以实现等精度测相，但电路调试较复杂。因此，选择直接测相法作为低频测相仪的测试方 法[1、2、3、4]。 设计的低频测相仪，满足以下的技术指标：a .频率 20-20KHz；b .输入阻抗≥100KΩ； c.相位测量绝对误差≤1度； d.具有频率测量和数字显示功能；e.显示相位读数为 0度--359 度。 1 系统工作原理 right A clr 单 P0 ,P2 显 xcout[7..0]] B CPLD 片 示 7128 Add0 机 控制线 板 Add1 CLK Add2 图 1 测频测相系统原理框图 Figure 1 frame of measure frequency phase system 系统工作原理如图1所示，系统运行时，首先由单片机通过clr控制线送清零信号，启动 CPLD的计数模块，在设计的CPLD内部控制模块作用下，记录AB两相的相差间隔时间内的标频 个数（测相计数器），同时也记录下A相一个周期内的标频个数（测频计数器），此后测频和测 相计数器处于保持状态，同时送出right信号表明完成测频测相的计数，单片机可以读数据。 单片机和CPLD的数据采用独立接口方式，这样设计比较灵活，可以不受单片机总线时序 的影响。由ADD[0..2]进行控制，分别读取测频测相计数器中的19位数据，并存于单片机中， 进行后续的计算。单片机完成数据的运算后，将所得数据转化为10进制，送到显示板进行显 示。显示板共有8个数码管，其中，前5位用于显示频率（最大为20000Hz）,后三位显示相位 （最大为359度）。 在CPLD设计中，根据计算，选取测频、测相计数器长度均为19位，在标频信号为10MHz时， 相位测量精度小于1度。若只用89C51，其自带的计数器只有16位，且不易同时实现测频测相 的功能。故选用CPLD实现其测频测相的计数功能，并设计了独立的数据接口，以便与单片机 交换数据[5、6]。 2 CPLD 测频测相模块工作原理 如图2所示，利用VHDL语言设计了完成测频测相计数功能的数字芯片。整个芯片由测频 ADD[0..2]