实验二-异步清零和同步使能的4位计数器.docVIP

西南科技大学 实 验 报 告 FPGA现代数字系统设计 实验题目：含异步清零和同步使能的4位加法计数器 专业班级： 学生姓名： 学生学号： 实验时间： 指导教师： 实验二　　含异步清0和同步使能的4位加法计数器 一、实验目的： 学习时序电路的设计、仿真和硬件测试，进一步熟悉VHDL技术。 二、原理说明： 图2.1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例2.1是其VHDL描述。