第3章-存储系统(4).pptVIP

第三章 存储系统(4) 第三章 存储系统(4) —高速存储器 3．4 高速存储器 为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。 可以通过下列几种途径来实现： (1)主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长； (2)采用并行操作的双端口存储器； (3)在CPU和主存储器之间插入一个高速缓冲存储器(cache)，以缩短读出时间； (4)在每个存储器周期中存取几个字。 3．4．1 双端口存储器 1．双端口存储器的逻辑结构 What： 同一个存储器具有两组相互独立的读写控制线路。 Why： 进行并行的独立操作，是一种高速工作的存储器。 2K×l6位双端口存储器IDT7133是一个存储容量为2K、字长16位的SRAM。 组成： 两个相互独立的端口：左端口和右端口。 分别具有各自的地址线(A0—A10)、数据线(I／O0一I／O15)和控制线(R／NOT(W)，NOT(CE)，NOT(OE)，NOT(BUSY))，可以对存储器中任何位置上的数据进行独立的存取操作。 下图示出2K×l6位双端口存储器IDT7133的逻辑功能方框图。 图中，字母符号下标中L表示左端口，R表示右端口，LB表示低位字节，UB表示高位字节。 2．无冲突读写控制 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发