54及74系列电路知识.pptVIP

险象：电路产生的瞬时错误又称为毛刺。 以下情况使电路产生险象： ① 、构成电路的各元件均存在传输延迟时间tpd； ② 、任何两个输入信号不可能同时发生变化，总有先有后； ③ 、输入信号本身存在上升时间tr和下降时间tf。 逻辑竞争：某一输入信号的变化沿不同的路径到达输出端的现象。 逻辑险象：由逻辑竞争产生的险象。 临界竞争：产生险象的竞争。 非临界竞争：不产生险象的竞争。 1、功能险象和动态险象 功能险象： 两个或两个以上的输入信号逻辑上同时变化，实际电路中，由于延时不同而不可能同时变化，当变化前和变化后的输出相同时，变化过程中可能产生功能险象。 动态险象： 若输入信号变化前的输出与变化后的输出不同，在信号变化过程中，输出值可能交替地变化产生毛刺。 2、险象的排除 （1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。 （2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 * * * 1、模拟信号是指时间上和幅度上均为连续取值的物理量。 在自然环境下，大多数物理信号都是模拟量。如温度是一个模拟量。 2、数字信号是指时间上和幅度上均为离