电子线路 第九章.pptVIP

第九章 触发器和时序逻辑电路 §9.1 触发器 触发器是具有记忆功能的基本逻辑单元，一个触发器能存储1位二进制信息。 一、触发器的电路结构 1、基本R-S触发器 由两与非门交叉耦合组成。 根据R和S输入端的不同状态可得出基本R-S触发器逻辑功能： 与非门G1一输入端为0，故 与非门G2的两输入端全为1，故 。称为置0或复位。 与非门G2一输入端为0，故 与非门G1的两输入端全为1，故 。称为置1或置位。 触发器输出与原有 和 的状态有关。如原触发器处于置1态，G1的两输入端均为1，故 。如原触发器处于置0态，G2的两输入端均为1， 。可见这种情况下触发器保持原状态。 此情况下 。此时不属于0或1态，且一旦去除输入信号，触发器的状态将由偶然因素决定。因此，此情况下触发器为不定状态，应避免出现。 表示触发器的原来状态，也称初态； 表示新的触发器的状态，也称次态。 2、同步R-S触发器 基本R-S触发器中输出状态随输入R和S的变化迅速改变，实际应用中希望输入触发信号仅在一定时间内作用。 给基本R-S触发器增加一控制端，该端输入时钟脉冲同步信号，用CP表示。 时钟脉冲CP是 指挥整个数字 系统协同工作 的主控脉冲。 同步R-S触发器正常工作时，要求每来一个时钟脉冲，触发器的状态最多更新一次，这要求在CP=1期间R和S的状态不变。 如CP脉冲宽度很大，在其高电平期间，R或S的状态发生了变化，则触发器的状态会随之翻转。 这种在一个时钟脉冲作用下，触发器状态翻转两次或多次的现象称为触发器的空翻。 空翻现象会造成逻辑混乱，系统不能正常工作。 3、主从触发器 A、主从R-S触发器 主从R-S触发器由两个同步 R-S触发器和一个非门构成。 门G5～G8组成主触发器； 门G1～G4组成从触发器。 非门G9产生反向时钟/CP。 CP=1时，输入状态存入主触发器， 此时/CP=0，从触发器状态不变； CP=0时，主触发器关闭，R、S状态 对其无影响，此时/CP=1，从触发器 输出之前主触发器存储的状态。 主从触发器分两步工作： 1、打开主触发器，使输入信号存入，此时从触发器封闭，输出状态不变； 2、封闭主触发器避免RS状态的变化对触发器输出的影响，此时从触发器打开，让主触发器的状态移入其中。 每一个时钟脉冲，主从触发器的输出状态最多变化一次，解决了同步R-S触发器的空翻问题。 主从R-S触发器状态转换在时钟脉冲的下降沿发生，这种工作方式称为下降沿触发。 R=S=1时，主从R-S触发器仍存在不确定态。 为置0端， 为置1端。预置位完成后，应 ， 。 B、主从J-K触发器 在主从R-S触发器中，将Q 和/Q反馈到G7和G8的输入端。 CP=1时，G7和G8的输出不 可能同时为0，从而避免了 输出不定态。 形成主从J-K触发器。 R改为K端，S改为J端。 CP输入端的小圆圈表示是下降沿触发。 比较RS触发器的状态方程，有 例9.1.1 已知主从J-K触发器的CP、J输入、K输入的波形如下图所示。设触发器初始状态为1态，试绘出Q和/Q的波形。 解：由于每一时刻J、K的状态已由波形给定，因此，只要根据CP下降沿到达时J、K的状态和J-K触发器的特性表，便可得出Q和/Q的波形。 4、边沿触发器 A、维持阻塞D触发器 维持阻塞D触发器利用内部反馈信号，维持由CP上升沿对应的D输入信号决定的输出状态，阻塞改变输出状态的通道，从而达到消除空翻的目的。 CP=0时，G3、G4被CP低电平封锁，输入信号D无法传递到基本R-S触发器G1、G2，输出状态Q保持不变。此时，Q3反馈到G5，Q4反馈到G6，门G5G6开启，有 CP上升沿到来时，G3G4开启，Q3Q4由此时D输入决定。 如D=0，则Q4=0，Q3=1，Q=0，/Q＝1； 如D=1，则Q4=1，Q3=0，Q=1，/Q＝0。 触发器翻转后，CP=1期间，D的变化不会改变触发器的状态。 如CP上升沿对应D信号为1，触发器翻转后Q=1，Q3=0，Q3到G5G4的反馈可将G5G4封锁，从而维持Q3=0，Q4=1，触发器置1。在CP=1期间，D的变换只会引起Q6的变化，而不会改变输出状态。 如CP上升沿对应D信号为0，触发器翻转后Q=0，Q4=0，Q4到G6的反馈可将