- 35
- 0
- 约7.23千字
- 约 62页
- 2020-05-20 发布于天津
- 举报
31 2020/4/8 1. 并联比较 型 A/D 转换器 32 2020/4/8 寄存器:由七个 D 触发器构成。在时钟脉冲 CP 的作用下, 将比较结果暂时寄存,以供编码用。 0 1 2 3 4 5 6 0 1 3 5 1 3 2 Q Q Q Q Q Q Q D Q Q Q D Q D ? ? ? ? ? ? ? 编码器:由六个与非门构成。将比较器送来的七位二进制码 转换成三位二进制代码 D 2 、 D 1 、 D 0 。编码网络的逻辑关系为 33 2020/4/8 并联型 A/D 转换器的转换关系 34 2020/4/8 例如,假设模拟输入 U IN =3.8V , U R =8V 。当模拟输入 U IN =3.8V 加到各级比较器时,由于 V U V U R R 5 . 4 16 9 5 . 3 16 7 ? ? 因此,比较器的输出 C 6 ~ C 0 为 0001111 。在时钟脉冲作 用下,比较器的输出存入寄存器,经编码网络输出 A/D 转换 结果: D 2 D 1 D 0 =100 。 优点:转换速度很快 缺点:电路复杂,转换精度较低。 35 2020/4/8 逐次比较型 A/D 转换器 天平称重过程:砝码(从最重到最轻),依次 比较,保留 / 移去,相加。 逐次比较思路:不同的基准电压--砝码。 图 7-9 逐次逼近型 ADC 电路框图 CP D n-1 D n
原创力文档

文档评论(0)