数字逻辑第4章-同步时序逻辑电路(下).ppt

数字逻辑第4章-同步时序逻辑电路(下);第四章 同步时序逻辑电路(下);设计一个串行数据检测器，该电路具有一个输入端x和一个输出端z。输入为一连串随机信号，当出现“1111”序列时，检测器输出信号z=1，对其它任何输入序列，输出皆为0。 ;解：(1)建立原始状态图 直接从设计命题得到的状态图，是用逻辑语言来表达命题的，是设计所依据的原始资料，称为原始状态图。建立原始状态图的过程，就是对设计要求的分析过程，只有对设计要求的逻辑功能有了清楚了解之后，才能建立起正确的原始状态图。建立原始状态图时，主要遵循确保逻辑功能的正确性，状态数的多少不是在此步考虑的问题，在下一步状态化简中，可将多余的状态消掉。 ; 该例原始状态的建立过程如下： ①起始状态S0,表示没接收到待检测的序列信号。当输入信号x=0时，次态仍为S0，输出z为0；如输入x=1，表示已接收到第一个“1”，其次态应为S1，输出为0。 ②状态为S1时，当输入x=0时，返回状态S0，输出为0；当输入x=1时，表示已接收到第二个“1”，其次态应为S2，输出为0。 ③状态为S2时，当输入x=0时，返回状态S0，输出为0；当输入x=1时，表示已连续接收到第三个“1”，其次态应为S3，输出为0。 ④状态为S3时，当输入x=0时，返回状态S0，输出为0；当输入x=1时，表示已连续接收到第四个“1”，其次态为S4，输出为“1”。 ⑤状态为S4时，当输入x=0时，返回状态S0，输出为0；当输入x=1时，则上述过程的后三个“1”与本次的“1”，仍为连续的四个“1”，故次态仍为S4，输出为“1”。 ;状态表 ; (2) 状态化简。 在做原始状态图时，为确保功能的正确性，遵循“宁多勿漏”的原则。因此，所得的原始状态图或状态表可能包含有多余的状态，使状态数增加，将导致下列结果： ①系统所需触发器级数增多； ②触发器的激励电路变得复杂； ③故障增多。 因此，状态化简，减少状态数对降低系统成本和电路的复杂性，提高可靠性均有好处。;; (3) 状态分配。 状态分配是指将化简后的状态表中的各个状态用二进制代码来表示，因此，状态分配有时又称为状态编码。电路的状态通常是用触发器的状态来表示的。 由于22=4,故该电路应选用两级触发器Q2和Q1，它有4种状态：“00”、“01”、“10”、“11”，因此对S0、S1、S2、S3的状态分配方式有多种，分配方案不同，设计结果也不一样。 ; 最佳状态分配方案是：逻辑电路简单，且电路具有自启动能力。如何寻找最佳状态分配方案，人们做了大量研究工作，然而至今还没找到一种普遍有效的方法。有的学者提出了状态分配中的一些规则，可以作为状态分配时的参考，读者可以参考有关资料。对该例状态分配如下： ? S0——00 S1——10 S2——01 S3——11 ;状态分配后的状态表; (4) 确定激励方程和输出方程。 根据状态分配后的状态迁移表，利用次态卡诺图求得各触发器的次态方程，再与触发器的标准特征方程比较，即可求得各触发器的输入激励方程;在求每一级触发器的次态方程时，应与标准的特征方程一致，这样才能获得最佳激励函数。如JK触发器标准特征方程为 ;次态方程输出方程的确定;因此得 ;(5) 画出逻辑图。 根据上述激励方程和输出方程，可得检测电路的逻辑图如图。 有些时序电路的命题中，就确定了状态数和状态的分配关系。如计数器的设计就属于此类命题。 ;逻辑图 ;;状态迁移表 ; 由此获得每一级触发器的次态方程式，再由此得每一级触发器的激励方程。 以上过程如图所示。 ;确定激励函数的次态卡诺图;确定激励函数的次态卡诺图; 由图 (a)~(d)可得;8421BCD加法计数器逻辑图;这类计数器由于状态没用完，存在多余状态，如此例24=16有16个状态，只用了10个状态，余下的6个状态为多余状态。这样就存在一个自启动和自校正问题。 自启动即当电源合上以后，电路能否进入所用的状态之中的任一状态。如能进入即该电路有自启动能力；如不能进入则该电路不具有自启动能力。;自