xilinx平台ddr3设计教程之仿真篇中文版教程.docVIP

想做个DDR设计不？想还是不想？ 你要知道FPGA这种东西，片内存储资源终究有限，实在谈不上海量存储。 万一哪天你想要海量存储数据了咋办？ 你是不是得用DRAM条子啊？ 什么？你还想用SRAM？今年已经2013年了童鞋~ 关于DRAM，或许是SDRAM，或许是DDR1（再次提醒你，2013年了已经）， 或许是DDR2或者DDR3。 这些条子都有一套控制协议，这套协议对不同的条子大同小异，但是里面 又有各种细节的区别，这些你都搞懂了吗？ 没搞懂？ 其实，你不需要搞懂。 现在的EDA设计不需要你从基础知识开始研究。 这个时代，你要生存要发展，最佳的办法是站在巨人的肩膀上，而不是亲自长成 个巨人。 DDR设计太常用了，只要你在搞FPGA，自然有人给你搞定一套IP，免费的给你用。 你不会还想自己从底层写起吧？ 多花些时间在没有免费IP用的协议合算法上吧。 现在进入正题：我刚刚讲的免费IP，在哪里？怎么用的？ （小白问题，IP是什么，IP地址吗？） 这里的IP就是Intelligence Property 说白了就是xilinx里的core gen （对应于altera里面的mega wizard） 这个文档就举一个例子来讲，选哪家呢? 本人是xilinx和altera都来一个？ 条子选啥？SDR?DDR1? 各种条子全都写一套？ （你以为写这个文档容易吗，是不是要连chipscope怎么用