cadence对pcb进行后仿真文档推荐 .pdfVIP

一、一般流程 1 、 IBIS库转换层 DML 格式 2 、 给器件加载模型并定义管脚 3 、 定义电源、地网络等 4 、 提取拓扑结构 5 、 设置仿真参数 6 、 仿真结果分析 具体步骤请参见一些 cadence 后仿真的相关 pdf 文档。 二、补充说明 在加载模型之后注意定义管脚，如果没有定义，仿真结果会有很大差异。 方法如下： 1、在上图给器件加载模型的窗口中， 点击 fild model 为器件加载模型， 然后点击 edit model ， 出现下图： 2 、选择 assign signal pins 然后在 all pin 中选择需要定义的管脚。被选择的管脚会出现在 selected pin 方框中。 点击右侧的 browse 出现下图： 3 、在 dml model browser 中选择需要的 Iocell 关闭窗口、确定、完成。 4 、如需对差分信号进行仿真的话，需要对差分 pin 进行设置。 三、 pcb 中 FPGA与 DDR2 之间一根数据线的仿真。 1、提取的信号线为下图中白色高亮。 1、提取的拓扑结构 包括走线和过孔的一