第七章_VHDL有限状态机设计_图文.docVIP

接上页 WHEN st1 = IF DATAIN = 0 THEN Q2 := 10111 ; ELSE Q2:=10100 ; END IF ; WHEN st2 = IF DATAIN = 1 THEN Q2 := 10101 ; ELSE Q2:=10011 ; END IF ; WHEN st3= IF DATAIN = 0 THEN Q2 := 11011 ; ELSE Q2:=01001 ; END IF ; WHEN st4= IF DATAIN = 1 THEN Q2 := 11101 ; ELSE Q2:=01101 ; END IF ; WHEN OTHERS = Q2:=00000 ; END CASE ; IF CLKEVENT AND CLK = 1 THEN Q1=Q2; END IF; END PROCESS COM1 ; Q = Q1 ; END behav; 图7-11 例7-6状态机工作时序图 将输出信号Q由时钟信号锁存后再输出，可改善输出信号。 保证不出现毛刺的方法是用一个进程来描述电路。 ? 复习 ? p235_250 p263_7-3 第二章_主要是p26~P43 ? 作业 ? ? 预习 ?