基于FPGA的verilog源代码数字CMOS摄像机图像采集.pdf

基于 FPGA 的CMOS 摄像机图像采集 一、数据采集系统概述 数据采集是指将以各种形式输入的被测信号，包括语音信号、温度信号、湿度信号、图 像信号等经过适当处理，成为计算机可以识别的数字信号，从而送入计算机进行存储处理的 过程，数据采集卡就是典型的基于数据采集系统原理的集成计算机扩展卡。如图 1 所示，在 数据采集过程中主要有几个关键部分:(1)输入信号的幅度较小或者过大，需要经过放大器单 元将输入信号幅度放大或者缩小;(2)输入信号带有较大的噪声，需要经过一个硬件的模拟滤 波单元，将信号滤波整形;(3)将信号送到 AD进行模数转换;(4)将信号传输到计算机；(5)存储 记录和处理数据。 图 1 数据采集过程 通常认为如果数字逻辑电路的频率超过 50MHz，而且工作在这个频率之上的电路已经 占到了整个电路系统的三分之一以上，就称为高速电路。相应的，对于并行采样系统，如果 采样频率达到 50MHZ，数据量并行 8bit 以上;对于串行采样系统，如果采样频率达到 200MHz，一般将这种采样系统也称为高速数据采集。目前高速数据采集使用较多的采样频 率一般在 50M~100MHz 之间。采集系统分模拟系统和数字系统，大多数字采集系统中， CMOS 图像传感器是系统的成像部件，它是系统的 “眼睛”，能够捕获高速运动物体的图像， 此模块是将采集的模拟图像转化为数字信号输出;图像处理模块是系统的中间缓存处理部 分，此模块为了消除或降低前期采集携带噪声的影响，提高图像质量，将庞大的数据量进行 压缩，以减小对存储介质容量的要求;数据传输模块是系统与外设搭建的桥梁，此模块是将 实时采集的数据高速传输，给外设提供信息。 二、总体方案设计 方案 1： 图像数据的传输通过USB 总线技术完成系统的初始化以及将最终的传输信号准确无误 地传送到上位机上。USB 技术具有简单化、通用性、可靠性、热插拔、传输速率高等优点， 随之带来的是应用USB 技术的复杂程度高、总线传输协议需要协调等问题。 方案 2： 利用两片 SDRAM 进行图像数据的短时间存储并快速传输，SDRAM 是多 Bank 结构， 例如在一个具有两个 Bank 的 SDRAM 的模组中，其中一个Bank 在进行预充电期间，另一 个 Bank 却马上可以被读取，这样当进行一次读取后，又马上去读取已经预充电Bank 的数 据时，就无需等待而是可以直接读取了，这也就大大提高了存储器的访问速度。其优点是设 计相对简单、不许考虑传输时转换总线的问题、较为可靠，缺点是 SDRAM 容量有限、传 输时序需要计算准确、SDRAM 经常刷新等。 根据综合分析和考虑，我们选用相对简单方便的方案2，选择器件如下：FPGA 采用Altera 的Cyclone EP2C35F484C8，视频采集芯片用飞利浦的 SAA7113 作为 A/D 转换单元，两块 型号为 K4S641632E 的 SDRAM 和 FPGA 构成图像帧存储及传输处理系统，ADV7125 是数 模转换芯片，和计算机VGA 显示器相连作为显示终端，系统整体框图如图2 所示。 图2 视频监控系统整体框图 以上图像视频监视系统的大部分设计工作都集中在对FPGA 的编程开发上，通过分析 可以确定出 FPGA 需要包含如下几个功能模块。 （1）视频接口配置模块：视频采集芯片 SAA7113 具有多种采集方式，这里FPGA 通过 I²C 总线对其内部寄存器进行配置，使其按照一定的格式进行采样。 （2）异步FIFO 模块：当FPGA 接收 A/D 采样的视频数据时，由于 SAA7113 和 FPGA 一般 在不同的时钟频率下，这就会出现通常所说的异步时钟问题，处理不当就容易出现亚稳态， 常用方法是在两者之间添加一块异步 FIFO 。 （3）视频变换模块：对得到的数字视频流进行解码，识别出行、场同步信号，并且根据需 要选择采集图像的大小，进而变换成RGB 格式的图像数据，以便于后续显示。 （4）图像帧存读写模块：将解码后的