数字电路试卷-答案.docxVIP

可编辑 可编辑 精选文档 精选文档 可编辑 可编辑 精选文档 标准答案及评分标准 课程名称：数字电路课程归属：理工学科部开卷、闭卷：闭卷适用专业（班级）： 课程名称：数字电路 课程归属：理工学科部 开卷、闭卷：闭卷 学科部主任:是否可携带（填写计算器、词典等）：计算器 学科部主任: 出卷人: ?选择题（每小题2分，共20 分） 1 . 一位8421BCD码译码器的数据输入线与译码输出线的组合是 A ? 4:6 B.1:10 C410 D.2:4 2 ?若输入变量A、B全为1时，输出F=1 , 则其输入与输出的关系是 A.异或 B.同或 C.或非 D.与或 ?在下列逻辑电路中，不是组合逻辑电路的是 A.译码器B.加法器 A.译码器 B.加法器 C.编码器 D.寄存器 ? 一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 A. 4B. 2 A. 4 B. 2 C. 3 D. 1 6 5 ?最小项ABCD的逻辑相邻最小项是 A. ABCDB A. ABCD B. ABCD C. ABCD D. ABCD A.工作速度高C.电路简单A ? 4:6B.1:10C410D.2:48 ?组合逻辑电路通常由【】组合而成。 A.工作速度高 C.电路简单 A ? 4:6 B.1:10 C410 D.2:4 8 ?组合逻辑电路通常由【 】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 9 ? 8线一3线优先编码器的输入为I0 — 17 ，当优先级别最高的I7有效时，其输出 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 B.触发器利用率高 D.不受时钟CP控制 7 ? 一位8421BCD码译码器的数据输入线与译码输出线的组合是 的值是 A. 1 1 1 B. 0 1 010 .逻辑表达式A+ BC = A. 1 1 1 B. 0 1 0 10 .逻辑表达式A+ BC = 【C】 A. A+B B. A+C 二.填空题（每小题2分，共20分） . 555定时器构成的施密特触发器，若电源电压 则下触发电平Ut= 4 V。 .对于JK触发器，若J K，则可完成 C. 00 0 D. 1 0 1 C. (A+B ) (A+C ) D. B+C Vcc= 12V，电压控制端经0.01诉电容接地, T 触发器的逻辑功能。 3. 555定时器构成的施密特触发器，若电源电压 Vcc= 12V，电压控制端经0.01犷电容接地, 则上触发电平Ut+ = 8 V。 4 .若ROM具有10条地址线和8条数据线，则存储容量为 1K X8 比特。 ?逐次逼近型 A/D的数码位数越少，时钟频率越 高 ?对于JK触发器，若J K，则可完成 D 触发器的逻辑功能。 三态输出门三种状态：高电平、低电平、高阻 当七段显示译码器的输出为低电平有效时，应选用共 阳 极数码管。 在数字信号的作用下，三极管要在截止和饱和状态 之间转换。 D触发器的特征方程为 Qn+1 =D 。 判断题（正确的在题后括号内打“错的打“X”。每小题2分，共10分） 【 V 1 1?数字电路中用“ 1 ”和“ 0”分别表示两种状态，二者无大小之分。 【X 1 2 ?八路数据分配器的地址输入（选择控制）端有 8个。 【X】3 . D触发器的特征方程 Qn+1 =D，而与Qn无关，所以，D触发器不是时序电路。 【 V 1 4 ?组合电路没有记忆功能。 【 V 1 5 . CMOS电路已超越TTL成为统治地位的逻辑器件。 精选文档 精选文档 化简题（每小题5分，共20分） F AD B D10 F AD B D 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 1 （3分） （2 分） 1. 用公式法化简： L : =（A+ B+ C）（A+ B+ C） 解 :L= A+ B （5分） 2 . 用公式法化简： L AB AC BCD （5分） 解 L AB AC BCD AB AC ABCD ABCD AB AC 3. 用卡诺图化简逻辑函数：F AD ABD ABCD ABCD 解: 画图题（每小题10分，共20分） 1 .已知主从JK触发器J、K的波形如图所示，画出输出 Q的波形图（设初始状态为 0）。 1 2 3 4 5 6 CP J K 解： 可编辑 可编辑 可编辑 可编辑 精选文档 J K Q 0 0 保持不变 1 0 置1 0 1 置0 1 1 翻转 （4分） （6分） 2 ?利用74160的异步清零功能设计七进制计数器，并画出状态图。 Q3Q2 Q[Q° KU Q3 Q 2Q [Q 0 ET EP CP人 Rd ld D3D2 D1 D0 RCO解: Q Q2 QiQo Q3Q2Q1Q0 ET EP CpA Rd ld D