基于物理综合后的端设计流程.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于物理综合的后端 设计流程 作者:杜德臣殷烽华2003/5/20 传统综合工具面临的挑战 1计算 timing的方法 以 design compiler为代表的 传统综合工具,都 wire load model的方式来计 算 timing。根据每个节点的 fanout及负载单元的类型 计算出一个加权的电容值作为该节点的 电容,从而算出路径上每个c.dlny 不关心net上的电阻、电容效应带来的额外延时 不关心cel的 placement情况,不考虑电路的 conges tion情况可能造成的影响 continue 2这种方法对电路带来的影响 timing计算不够精确无法预知路径上net造 成的 delay,综合的结果不能足够近似与最 后的结果, report出的结果不够可信 算法上的不足造成电路上的缺陷,后端 PR非常困难, timing closure有很大挑战 即使经过多轮循环也难以得到预期的结果。 二物理综合的改进方案 1.-在进行电路综合的同时,进行 cell place, 并同时调整 cell placement和电路结构 来优化电路。 根据 cell placement的信息同时佔算nct的 物理信息和电路的 congestion情况 根据ce和net的物理信息计算实际的负 载电容,从而算出路径上的 cell delay continue 2.优点 用比较接近真实的物理信息计算 timing, 综合后的电路接近最优,综合的 report能 比较真实的反映电路的状态 综合的时候可以兼顾电路的 congestion情 况,可以调整电路结构和 placement在 timing和 congestion之间寻求折中,达到最 优

文档评论(0)

134****9146 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档