原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《FPGA设计与应用》上机练习题与参考答案
第 PAGE 1 页 共 NUMPAGES 27 页
《FPGA设计与应用》上机练习题与参考答案
1．BCD七段显示译码器
要求：开始加电时各段全黑。当EN为1时，根据四路输入信号，在7段LED显示屏上依次显示0~F。输出为0时，对应段点亮。
例如：输入“0000”，则gfedcba依次为“1000000”，显示屏显示为“0”。
仿真要求：每隔50ns，输入端输入一组数，由“0000”变化到“1111”，显示屏依次显示0123456789AbcdEF。
输入 gfedcba 显示
0000 1000000 0
0001 1111001 1
0010 0100100 2
0011 0110000 3
0100 0011001 4
0101 0010010 5
0110 0000011 6
0111 1111000 7
1000 0000000 8
1001 0011000 9
1010 0001000
1011 0000011 b
1100 0100111
1101 0100001 d
1110 0000110 E
1111 0001110
library IEEE;
use IEEE.std_logic_1164.all;
entity LED is
port (
data_in : in std_logic_vector (3 downto 0);
EN : in std_logic;
data_out : out std_logic_vector (6 downto 0)
);
end ;
architecture one of LED is
begin
process(data_in, EN)
begin
data_out = (others = 1);
if EN=1 then
case data_in is
when 0000 = data_out = 1000000; -- 0
when 0001 = data_out = 1111001; -- 1
when 0010 = data_out = 0100100; -- 2
when 0011 = data_out = 0110000; -- 3
when 0100 = data_out = 0011001; -- 4
when 0101 = data_out = 0010010; -- 5
when 0110 = data_out = 0000011; -- 6
when 0111 = data_out = 1111000; -- 7
when 1000 = data_out = 0000000; -- 8
when 1001 = data_out = 0011000; -- 9
when 1010 = data_out = 0001000; -- A
when 1011 = data_out = 0000011; -- b
when 1100 = data_out = 0100111; -- c
when 1101 = data_out = 0100001; -- d
when 1110 = data_out = 0000110; -- E
when 1111 = data_out = 0001110; -- F
when others = NULL;
end case;
end if;
end process;
end ;
2．四选一多路选择器
要求：根据控制信号选中四路输入信号中的一路，并输出该信号。
测试平台要求：Sel每隔50ns变化一次。见下表
测试平台要求：
input(3)
input(2)
input(1)
input(0)
Sel(1)
Sel(0)
y
1
1
0
0
0
0
Input(0)
0
1
Input(1)
1
0
Input(2)
1
1
Input(3)
方法一：用条件信号代入
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY mux42 IS
PORT(input : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
Sel : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
Y : OUT STD_LOGIC);
END mux42;
ARCH
文档评论（0）