JESD79-4 第2章 DDR4 SDRAM 引脚描述打印版.pdfVIP

学 海 无 涯 JESD79 -4 第2 章 DDR4 SDRAM 引脚描述 信号名 方向 功能描述 CK_t,CK_c Input 差分时钟输入。所有的地址、控制信号都是通过CK_t 的上升沿与CK_C 的下降沿进行采样的 时钟使能：CKE 为高电平时，启动内部时钟信号、设备输入缓冲以及输出驱动单元。CKE 低 电平时则关闭上述单元。当CKE 为低电平时，可使设备进入PRECHARGE POWER DOWN、 SELF-REFRESH 以及ACTIVE POWER DOWN 模式。CKE 与SELF REFRESH 退出命令是同步 CKE,(CKE1) Input 的。在上电以及初始化序列过程中，VREFCA 与VREF 将变得稳定，并且在后续所有的操作 过程中都要保持稳定，包括SELF REFRESH 过程中。CKE 必须在读写操作中保持稳定的高电 平。在POWER DOWN 过程中，除CK_t ，CK_c，ODT 以及CKE 以外的所有输入缓冲都是关 闭的。在SELF REFRESH 过程中，出CKE 以外的所有输入缓冲都是关闭的。 片选信号：当CS_n 锁存为高电平时，所有的命令都被忽略。在多Rank 的系统中，CS_n 信 CS_n,(CS1_n) Input 号可用来选择外部Rank，且此信号还颗作为命令编码的一部分。 CHIP ID：在通过TSV 实现的2\4\8 层高的3DS 堆栈元件系统中，此信号用来选择每一个 C0,C1,C2 Input slice 。CHIP ID 可以作为命令编码的一部分。 片上终结电阻：ODT 信号可使能DDR4 SDRAM 内部的RTT_NOM 终结电阻。在x8 配置中， ODT 仅对每个DQ、DQS_t、DQS_c 以及DM_n\DBI_n\TDQS_t\NU\TDQS_c 有用。在x16 配 ODT,(ODT1) Input 置中，ODT 仅对DQ、DQSU_t、DQSU_c、DQSL_t、DQSL_c、DMU_n 以及DML_n 有用。当 MR1 寄存器中禁止RTT_NOM 时，ODT 信号将不起作用。 激活命令输入：此信号有效代表有一个激活命令输入，同时需要CS_n 信号有效。此信号有 ACT_n Input 效时，RAS_n\CAS_n\WE_n 将作为行地址的A16\A15\A14 来使用。 命令输入：此组命令与CS_n 可构成当前命令的输入编码，有多重含义。例如，当ACT 命令 RAS_n\A16 ，CAS_n\A15 ， 时，即ACT_n 信号为低电平，这三个信号作为地址线使用，而当非ACT 命令时，即ACT_n