原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子电路与EDA技术答案
一、单项选择题（15*1）
1.C 2.A 3.A 4.D 5.A
6.D 7.C 8.A 9.A 10.B
11.A12.B13.D14.D15.D
二、名词解释（3*2）
16.HDL:硬件描述语言
17.FPGA：现场可编程门阵列
18.EDA:电子设计自动化
三、判断改错题（4*4）
19.√
20.×改正：原理图输入方式进行设计输入不适合完成大规模的电路系统设计。
21.√
22.√
四、简答题（4*5）
23.答：基于EDA技术的所谓“自顶向下”的设计方法正好相反，它主要采用并行工程和“自顶向下”的设计方法，使开发者从一开始就要考虑到产品生产周期的诸多方面，包括质量.成本.开发时间及用户的需求等。该设计方法首先从系统设计入手，在顶层进行功能划分和结构设计，由于采用高级语言描述，因此能在系统采用仿真手段验证设计的正确性，然后再逐级设计底层的结构，用VHDL、Verilog HDL等硬件描述语言对高层次的系统行为进行电路描述，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。
24.答： IP Core的复用是设计人员赢得迅速上市时间的主要策略。系统设计者的主要任务是在规定的周期时间内研发出复杂的设计，IP Core的复用已经成为系统设计方法的关键所在。“复用”指的是在设计新产品时采用已有的各种功能模块，即进行修改也是非常有限的，这样可以减少设计的人力和风险，缩短设计周期，确保优良品质。但伴随着IP Core的推广和使用，也出现了一系列亟须解决的问题：（1）IP Core供应商需要提供怎样的文件，才能使IP Core用户能够方便、准确地进行IP Core的选择；（2）IP Core的使用者并不熟悉IP Core的结构，如何才能快速对其进行修改以适应设计者的需要；（3）由于SOC各模块间的通讯并没有一个统一的标准，造成IP Core集成的困难，如何解决IP Core的接口标准问题。（4）如何进行IP Core的验证。
25.答：在整个设计流程中仿真的地位十分重要，行为模型的表达、电子系统的建模、逻辑电路的验证及其门级系统的测试，每一步都离不开仿真。完成设计输入并成果进行编译仅能说明设计符合一定的语法规范，并不能说明设计功能的正确性，因为在芯片内部存在着传输延时、工作时并不一定严格按照程序运行。另外在高频情况下，对时钟的建立时间和保持时间等都有严格的要求，所以实际运行的结果与程序往往不相符或毛刺过多，只有通过仿真我们才能了解程序在芯片内部的工作情况，然后根据情况和需要进行修改和优化，这样我们就可以在成品前发现问题，以便解决问题，完善设计。
26.答：可编程输入/输出单元（IO）、基本可编程 逻辑单元（ 查找表和寄存器）、布线通道中的互连资源、嵌入式块状RAM。可编程逻辑单元实现用户指定的逻辑功能，IO是实现内部逻辑器件封装引脚之间提供了可编程接口，可编程互连资源分布在CLB的空隙，它是在各个模块间传递信号的网络。
五、程序分析题
27.
(1) in1;
data_out;
case;
(2)4’b0000;
4’b0110;
28.
（1）答：该段代码描述的是一个D触发器的功能，当复位信号为高电平的时候输出q为零，其它时刻输出q等于输入d.
（2）答：
六、编程题
29.（8分）
答：用if语句编写：
module copare(in1,in2,in1_great,equal,in2_great);
input[1:0] in1,in2;
output in1_great,equal,in2_great;
reg in1_great,equal,in2_great;
always @(in1 or in2)
begin
if(in1in2)
begin in1_great=1;
equal=0;
in2_great=0;
end
else if(in1= =in2)
begin in1_great=0;
equal=1;
in2_great=0;
end
else if(in1in2)
begin in1_great=0;
equal=0;
in2_great=1;
end
end
endmodule
30.（10分）
答：底层模块代码：
module DFF(Q,D,clk);
input D,clk;
output Q;
reg Q;
always @(posedge clk)
begin
Q
文档评论（0）