环栅场效应晶体管GIDL效应和栅极电流的研究.pdf

摘要 摩尔定律的推动使传统MOS 器件的短沟道效应到达物理极限，纳米线环栅 场效应晶体管（GAAFET ）以其独特的栅极全包裹结构而具有极强栅控能力，有 望成为5 nm 节点之后的核心器件。然而，随着特征尺寸减小，环栅器件沟道和 漏极扩展区的寄生BJT 导致严重的Gate Induced Drain Leakage （GIDL ）漏电， 另外，等效栅氧层变薄，栅极电流加剧，这两个方面致使环栅器件静态功耗加剧、 可靠性降低，进而造成电路性能退化。本论文借助Sentaurus TCAD 仿真工具围 绕纳米线环栅器件的GIDL 和栅极电流这两个方面的静态漏电展开深入研究，主 要研究内容及成果包括： 首先，完成了GIDL 效应与主要工艺参数之间依赖性的仿真，明确并分析了 侧墙结构、underlap 结构、纳米线直径、栅长、源/漏扩展区掺杂梯度五个因素对 器件GIDL 效应以及器件整体电学特性的影响，并从沟道表面下方1 nm 处纵向 能带的变化出发揭露其物理机制。与常规二氧化硅侧墙环栅器件相比，具有 corner spacer 和dual κ spacer 的环栅器件关态电流降低了5 倍，而开关比提高了 5 倍。在此基础上，本文设计了一种基于非对称沟道介质环的新型纳米线环栅晶 体管，与常规真空侧墙环栅器件相比，其关态电流降低了3 倍，开关比提高了3 倍，证明该器件可以有效降低GIDL 漏电，有助于提升器件整体性能。 另外，基于MOS 结构的直接隧穿模型，完成了器件关键结构参数及环境温 度对栅极电流的影响分析，以及栅极电流对基本逻辑单元反相器的功能影响仿真。 本论文工作涉及深纳米环栅器件主要漏电机制的研究，对纳米工艺带环栅器 件的低功耗设计、电路可靠性等有着重要的指导意义。 本论文受以下项目资助： 国家科技重大专项资助项目 （2016Z） 国家自然基金资助项目61704056 ） 上海扬帆计划资助项目 （YF1404700 ） 上海市科学技术委员会资助项目(14DZ2260800) 关键词：环栅，栅致漏极泄漏 （GIDL ），栅极电流，静态功耗 I Abstract With the instruction of Moore’s law, the short channel effect (SCEs) of traditional MOSFET has been even severe so that it can’t longer meet the needs of industry. The nanowire gate-all-around (GAA) structure has been as one of the most promising candidates for future semiconductor device beyond 10 nm node, due to its unique gate- wrap structure and superior gate control over channel. However, the GIDL leakage becomes more severe owing to the parasitic BJT in the channel and drain extension for GAAFET with the downscaling of device. Besides, the equivalent thickness of oxide becomes thinner, which leads to a greater gate current . As a result, increased leakage not only increases standby power consumption but also greatly affects device and circuit reliability and performance. In this thesis, the GIDL leakage and gate current were in