基于肖特基势垒调控的低功耗高增益有机薄膜晶体管.pdfVIP

华东师范大学硕士学位论文 摘要 有机薄膜晶体管由于其柔性可穿戴、成本低、可低温制备和大面积生产等特 点，被应用于有源矩阵平板显示、电致发光二极管和“ 电子纸”显示等。然而，由 于有机半导体无法实现稳定的重掺杂，导致其有机半导体与电极之间无法形成欧 姆接触，存在较高的肖特基势垒，极大地影响了有机薄膜晶体管的性能，阻碍了 低功耗和高增益有机薄膜晶体管的实现与发展。因此，我们需要深入研究有机薄 膜晶体管的肖特基势垒，并做到其势垒高度可调控，实现欧姆接触，以促成其更 广的应用。 首先需要挖掘的问题就是有机薄膜晶体管中实际肖特基势垒高度的提取。因 为电极表面存在偶极子，金属-半导体界面存在缺陷和镜像力，以及有机半导体 发生费米能级钉扎等原因，有机薄膜晶体管的实际肖特基势垒高度与通过莫特- 肖特基规则计算的理论值存在较大的偏差，这对于制备欧姆接触的高性能有机薄 膜晶体管来说，是极大的挑战。其次，如何降低有机薄膜晶体管的肖特基势垒高 度以提升晶体管性能也一直是一个重大难题。对于有机薄膜晶体管而言，如何有 效地调控不同晶体管的肖特基高度从而优化器件的电学参数，成了至关重要的问 题。综上所述，为提升有机晶体管的器件性能实现大规模应用，非常有必要对肖 特基势垒高度的提取方法、肖特基势垒高度的调控方式以及其对晶体管电学参数 调控作用进行深入细致的研究。 本硕士论文的主要研究工作及创新性成果简述如下： （1）研究不同源漏电极（Pt、Au、Cu 和Cr）的IDT-BT 薄膜晶体管，通过金 属功函数的变化调控晶体管的肖特基势垒高度，并提取出其实际肖特基势垒高 度，分析其对有机薄膜晶体管各项电学参数的影响。 随着Cr 、Cu 、Au 和Pt 的功函数依次增大，其制备的IDT-BT 薄膜晶体管的 3 6 开关比从 10 增大到 10 ，器件的迁移率也随着接触电阻的减小而变大，其中， 2 -1 -1 以Pt 为源/漏电极的IDT-BT 有机薄膜晶体管有着最高的迁移率2.79 cm V s 和 4 最低的接触电阻1.06×10 Ωcm 。通过测试不同温度下的输出特性曲线，提取出消 I 华东师范大学硕士学位论文 除了镜像力作用的本征肖特基势垒高度，发现其数值与通过莫特- 肖特基规则计 算的理论值存在很大差异。同时，以Pt 为源/漏电极的IDT-BT 有机薄膜晶体管 的本征肖特基势垒高度为0.123 eV，说明其金半接触接近于欧姆接触，从肖特基 势垒角度解释了以Pt 作为接触电极的有机晶体管的开关比、阈值电压和亚阈值 摆幅等性能最好的原因。 （2 ）通过在金属-半导体接触界面加入铟中间层，研究铟中间层对 N2200 薄膜 晶体管肖特基势垒的调控作用，并分析不同铟层厚度（0-20 nm ）对N2200 薄膜 晶体管性能的影响。 研究发现，当铟层厚度为10 nm 时，N2200 有机薄膜晶体管展现出最好的电 学性能。随着铟层厚度从0 nm 增加到10 nm，其器件的接触电阻显著减小，从 1010 Ωcm 迅速降低到108 Ωcm,,但是当铟层厚度继续增大到20 nm 时，接触电阻 急剧增大。铟中间层可以有效地降低肖特基势垒高度，从而导致电荷注入的效率 提高。当铟层厚度为 10 nm 时，N2200 有机薄膜晶体管的迁移率最高，达到了 2 − 1 − 1 − 1 0.324 cm V s ，且器件展现出最低的亚阈值摆幅为0.87 Vdec 。当铟层厚度大 于10 nm 时，铟层厚度增加的速度大于耗尽层宽度减小的速度，使得电荷从电极 注入沟道层的距离增大，电荷注入的效率受到了限制，器件性能也因此发生了退 化。同时，实验证明，铟中间层有效降低了晶体管的功耗，对实现低功耗N