数字电子技术 (7).pdf

数字系统的设计案例 1 ．数字时钟电路的设计及系统框图 数字钟表是常用的计量工具 ，它能够用小时、分、秒来显示一天的时间。这里的目的是以数字钟表为 例 ，介绍模块化的设计方法 ，因此 ，设计中仅考虑数字钟的基本功能 ，即能够显示秒、分、小时。小时显 示可采用 0～12h及上下午标志 ，也可采用 0～23h的显示方式 ，此处采用后者。数字钟准确计时的关键 是要求有精确控制的基准时钟频率 ，此处考虑基准时钟信号来自石英晶体振荡器 ，其频率为 1MHz ，设计 中仅考虑对输入信号的预分频。综上所述 ，数字时钟的设计要求如下所列。 输入时钟脉冲频率 ：1MHz; 输出 ：六位七段共阴极数码管数字显示 “小时、分、秒”各两位 ，显示范围是 00 00 00～23 59 59。 考虑到数字时钟系统中使用的主要功能模块是计数器和译码器 ，预分频电路事实上也是由计数器电路 实现。因此 ，尽量采用模块化设计方法 ，提高设计效率。综合上述分析 ，可做出数字时钟电路的系统框图 如图 7-1所示。 6 1MHz 的输入信号经过模 10 计数器 ，其输出信号的频率降低为 1Hz。这个每秒一个脉冲的信号作为 所有各级计数器的同步时钟脉冲 ，即各级计数器同步级联。第一级属于秒单元的个位 ，用来计数和显示 0～ 9s ，BCD码计数器每秒数值加 1 ，当这一级达到 9s 时 ，BCD码计数器使其进位输出信号有效 （tc = 1 ）， 此进位信号使秒单元六进制计数器使能。在下一个时钟脉冲有效沿 ，BCD计数器复位到 0 ，同时六进制计 数器计数值加 1。上述过程持续 59s ，此时 ，六进制计数器的状态为 5 （101 ），BCD计数器的状态为 9 2 （1001 ），因此显示读数为 59s ，同时六进制计数器进位信号 tc为高电平 ，使分单元 BCD计数器使能 ， 2 下一个时钟脉冲到来时 ，秒单元的 BCD码计数器和六进制计数器同时变为 0。 图7-1 数字时钟电路的系统框图 秒单元六进制计数器的进位输出信号tc为每分钟 1个脉冲（即秒单元六进制计数器每 60s一个循环 ）， 这个信号送到分单元使分单元 BCD计数器使能 ，分单元计数和显示 0～59min。其电路结构及工作原理与 秒单元完全相同。 分单元六进制计数器的进位输出信号tc为每小时1个脉冲（即分单元六进制计数器每60min一个循 环）。这个进位信号送到小时单元，使小时单元计数器使能，并计数和显示00～23。故小时单元为一个 24进制的计数器。有缘学习+V星ygd3076或关注桃报：奉献教育（店铺） 2 ．简易交通信号灯控制电路的设计 交通信号灯控制系统是目前城市道路平面交叉路口常用的控制系统 ，随着智能交通控制系统的不断完 善 ，对信号灯控制系统的要求越来越复杂 ，此处以最简单的单个平面交叉路口定周期交通信号灯控制系统 为例 ，介绍设计的方法。 （1 ）设计要求 设计交叉路口由主干道和支干道交叉形成 ，主干道绿灯时间为 65s ，支干道绿灯时间为 30s ，在信号 灯由绿灯变为红灯之间 ，有 5s 的黄灯过渡段。系统可以在人工干预信号的控制下 ，主干道处于常绿灯、 支干道常红灯的状态。 在主、支干道为绿灯或者红灯时 ，以秒为单位 ，采用倒计时的方式显示通行或者禁止通行的剩余时间。 设计中仅考虑控制部分的功能 ，灯驱动电路及译码显示部分留作习题 ，由读者自己完成。系统时钟脉冲由 50Hz 交流电源整型变换得到 ，此处假设已获得了可与 TTL兼容的 50Hz 方波信号。 （2 ）系统结构框图 按照系统的设计要求 ，可将系统组成分为4 个部分 ，即预分频电路、主控制器、主干道时减法计数器、 支干道灯时减法计数器。预分频电路对输入 50Hz 的方波信号分别进行 5、50分频 ，得到的 10Hz 信号用 作主控制器的时钟信号 ；得到的 1Hz 信号用作减法计数器的时钟信号。主控制器是系统的核心 ，由它产生 主、支干道的信号灯控制信号 ，各个信号灯的控制信号在时序上应满足波形要求 ，并产生倒计时计数器的 使能信号。主干道灯时减法计数器在使能信号的控制下 ，分别完成 65s （绿灯亮 ）和 35s （红灯亮 ）的倒 计时 ，输出信号送译码显示