Verilog试题2012(A答案解析).pdfVIP

北京航空航天大学 20 11 ～20 12 学年第二学期 数字EDA 期末考试试卷 （2012 年 5 月 23 日） 班级：__________ ；学号：______________ ；姓名：__________________ ；成绩：___________ 注意事项：1、填空题与选择题直接在试题上作答 2、设计题在答题纸上作答 正题： 一、填空题 （共30 分，每道题3 分） 1． 写出表达式以实现对应电路的逻辑功能。 A B F assign F= E ^ ( (AB) | (!(CD))) C D E 2 ． 根据图中输入输出关系将Verilog 模块定义补充完整，其中信号A 为5 比特宽度，其余 信号为1 比特宽度。 module tblock( A,B,C ) ; C