嵌入式系统的设计原则技术设计实例.pdfVIP

嵌入式系统的设计原则技术设计实例 嵌入式系统设计中，软件和硬件的接口问题经常困扰软件开发工程师。正确 理解接口在处理器与高级语言开发环境方面的约束条件，可以加速整个系统设计， 并为改 进系统的质量、性能和可靠性以及缩短开发周期和减少成本提供保证， 本文从两个设计实 例的比较入手，介绍了嵌入式系统的设计原则以及关于寄存器及其域的种种考虑。 嵌入式系统设计通常分为两个部分：硬件设计和软件开发。 这两部分任务通常由不同的设 计小组负责，相互间很少有覆盖的地方。由于软件小组很少涉足前面的硬件设计，采用这 种方式进行开发经常会遇到问题， 特别是硬件与软件开发环境之间的接口性能较差时， 会 导致系统开发时间延长、开发成本提高，最终推迟产品的上市。 最理想的解决方案是软件小组参与硬件设计， 但是在时间安排、资金和人员方面往往又是 不实际的。一种变通的方法是创建一套硬件接口规范来加速软件开发流程。 从软件开发者 的角度来理解最优化的硬件接口设计能有效地防止软件开发中出现不必要的硬件问题， 这 种方法对硬件设计流程造成的影响也很小。 嵌入式系统结构的一般模型 从系统角度看，嵌入式系统是多种系统要素之间的很多接口的集合，这里罗列的主要资源 是系统处理器。处理器接口可以分成两大类，分别标识为本地总线和硬件总线。值得注意 的是，本文中的总线是根据处理器利用资源时的访问类型单独定义的， 与具体的硬件连接 没有对应关系。 本地总线是资源与处理器之间的接口总线，它允许无限制的连续访问。 无限制访问意味着 处理器能够利用其内部数据类型（如字节、字和双字）访问一个资源的所有要素；连续访 问是指所有资源要素占用的资源地址空间是连续的， 中间没有任何间隔。 RAM 和 EPROM 就是与本地总线接口的常见范例。 硬件总线与资源的连接通常有某些限制，如大小、位置、寻址、地址空间或重定位等。只 接受字写入的 I/O 端口，或者使用前必须先作映射的 PCI 总线上的外围芯片是硬件总线接 口的一些实例。采用硬件总线连接对软件设计工程师访问资源有一定的限制，可能在软件 设计、开发和集成过程中产生复杂代码和代码错误。 正确的硬件总线接口设计能够加快软件设计进程， 通常也能加快硬件验证速度。 本文重点 介绍与可编程逻辑资源相连接的硬件总线的设计与实现。 系统定义的实例 这里考虑两种不同的硬件实现方式。该系统是处理器控制的三轴伺服系统， 本部分的系统 设计仅限于位置反馈控制的设计，因此有助于我们专注于硬件接口的实现。 该系统的两种实现方式都实现了处理器与用户 ASIC （或 FPGA）的接口，从而为三轴伺 服提供驱动与反馈信息。每个系统中的 ASIC 必须利用 32 位数据总线使处理器与三套驱 动/反馈资源连接。每种资源包含有一个带符号的 10 位驱动寄存器、一个带符号的 8 位位 置寄存器和一个 3 位的错误状态寄存器， 任何一个位置位都表示一种错误状态， 由它产生 轴驱动（ axis drive ）的关闭信息。 当采用 VHDL （或其它高级硬件设计方法）实现时，这两种硬件接口的设计复杂性几乎是 相等的。 系统 A 显得稍微高效些， 因为其寄存器地址译码相对简单些， 所采用的硬件数量 也比系统 B 少。为了减少与处理器接口的可编程器件中逻辑单元的数量， 大多数硬件设计 工程师会选